Аналого-цифровой преобразователь

(23) ПриоритетОпубликовано 2 Ь 05.79, Бюллетень Мо 19 Дата опубликования описания 2805,79 Государственный комитет СССР по делан изобретений и открктий(71) ЗаяВИТЕЛЬ Уральский оРдена Трудового Красного Знамени голитехнический институт им, С.М. Кирова 54) . АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ Изобретение относится к рэдиотехнке и может быть использовано в амплитудных энэлиээторах.Известен анэлого-цифровой преобразователь, содержэший входное устройство, коммутатор, две ячейки памяти,генератор эталонов, дискриминаторуровня, блок стабилизации коэффициента передачи, устройство упрайления,арифметическое устройство и блок регистров гамяти 1). Однако это устройство имеет недостаточную точность,стабильность и ограниченйые функциоальные воэможности,15Известен аналого-цифровой преобразователь, содержащий входное устройство, аналоговые выходы которого соединены с аналоговыми входами коммутатора, герный и второй выходы устройства. Угравления соединены с соответствуюшими входами входного устройства и коммутатора, выход входного устройства соединен с первым входом устройства угранления, геоный выход коммутатора соединен с первым входом первой ячейки ламяти, второй вход которой соединен с третьим выходом устройства угравления, а третий вход соединен с выходом угрэнляемого Фильтра и с первым входомблока стабилизациикоэффициента гередэчи, герный выходгервой ячейки памяти соединен с первыми входами дискриминатора уровня ивтороячейки памяти, нторой вход которой соединен с вторым выходом коммутатора, третий вход соединен с четвертым выходом устройства управления,а четвертый вход соединен с выходомблока стабилизации коэффициента передачи, второй вход которого соединенс пятым выходом устройства угравления, второй вход дискриминатора уровня соединен с шестым выходом устройства. управления, а выход дискриминатора уровня соединен с вторым эходомустройства угрэвления, седьмой, восьмой, девятый и десятый выходы устройства управления соединены соответственно с входом генератора эталонов, гервым входом управляемого фильтра, входами блока регистров гамяти и арифметического устройства, выходы арифмети-.ческого устройства и блока регистронпамяти соединены соответственно стретьим и четвертым нходами устройства управления, а информационные выходы блока регистров гамяти соединены с информационными входами арифметического устройства 23.3 664Целью изобретения является повышение точности, стабильности и увеличение функциональных возможностейустройства.Достигается это тем, что в аналогоцифровой преобразователь, содержащийвходное устройство, коммутатор, две 5ячейки памяти, дискриминатор уровня,блок стабилизации коэффициента передачи, генератор эталонов, управляемый фильтр, блок регистров памяти,арифметическое устройство, устройст- Ово управления, введены щ дополнительных ячеек памяти, блок стабилизациинулевого уровня, коммутатор эталона,коммутатор кода, причем первые входы щ дополнительных ячеек памяти соединены с управляющими выходами устройства управления, вторые входы соединены с аналоговыми выходами коммутатора, четвертый вход первой ячейкипамяти и третьи входы остальных ячеексоединены с выходами коммутатора эталонов;первый вход которого соединен свыходом генератора эталонов,а второйвход соединен с одиннадцатым выходомустройства управления, выход блока стабилизации первого уровня соединенс пятым входом первой ячейки памяти, первый вход блока стабилизациинулевогэ уровня соединен с двенадцатым выходом устройства управления, а второй вход соединен с выхо- Эодом управления Фильтра, второй входкоторого через ш дополнительных ячеек памяти, соединенных последовательно,соединен с выходом второйячейки памяти, первый вход коммутатора кода соединен с тринадцатым выходом устройства управления, второйвход соединен с выходом дискриминатора уровня, а информационные выходы коммутатора кода соединены с информационными, входами блока регистров гамяти,На чертеже приведена структурнаяэлектрическая схема устройства,Предлагаемое устройство содержит входное устройство 1, коьвюутатор 2, ячейки памяти 3 и 4, дополнительные ячейки памяти,51 5, блок6 стабилизации нулевогоуровйя, уцескриминатор 7 уровня, блок 8 стабилизации коэффициента передачи, коммутатор 9 эталона; необходиькй для подачи эталона на вход любой иэ ячеекпамяти, генератор 10 эталонов, управляемый фильтр 11, устройство управления 12, арифметическое устройство 5513, блок 14 регистров памяти, комму-татор 15 кода, необходимий для за-писи в любой изрегистров.Работа устройства может происходить в нескольких режимах. Наиболее 6 Осложный из них- режим с временнымразравниванием и стабилизацией нулеваго уровня и коэффициента передачи .К, В этом режиме измеряемые сигналыпоиходят на вход через статистически 293меняющийся промежуток времени. При поступлении первого сигнала сразу начинается его преобразование, следующие. сигналы по мере их поступления записываются в соответствующие свободные ячейки памяти. Поэтому в каждый момент времени для каждого числа будет вырабатываться своя разрядная цифра.При переходе в режим коррекции в две (любые) освободившиеся ячейки памяти записываются О и эталон 1 Вф. Прсле окончания их кодирования вырабатываются два сигнала коррекции, соответствующие по величине отклонению цифровых эквивалентов К.ф и В от заданных значений.формула. изобретенияАналого-цифровой преобразователь,содержащий входное устройствО, аналоговые выходы которого соединены с аналоговыми входами коммутатора, первый и второй выходы устройства управления соединены с соответствующими входами входного устройства и коммутатора, выход входного устройства соединен с первым входом устройства управления, первый выход коммутатора соединен с первым входом первой ячейки памяти, второй вход которой соединен с третьим выходом устройства управления, а третий вход соединен с выходом управляемого фильтра и с первым.входом блока стабилизации коэффициента передачи, первый выход первой ячейки памяти соединен с первыми входами дискриминатора уровня и второй ячейки памяти, второй вход которой соединен с вторым выходом коммутатора,третий вход соединен с четвертым выходом устройства управления, а четвертый вход соединен с выходом блока стабилизации коэффициента передачи, .второй вход которого соединен с пятым выходом устройства управления, второй вход дискриминатора уровне соединен с шестым вы-ходом устройства управления,- а выход дискриминатора уровня соединен с вторым входом устройства управление, седь" мой, восьмой, девятый и десятый выходы устройства управления соединены соответственно с входом генератора эталонов, первым входом управляемогоФильтра, входами блока регистров памяти, и арифметического устройства, выходы арифметического устройства и блока регистров памяти соединены сортветственно с третьим и четвертым входами устройства управления, а информационные выход блока регистров памяти соединены с информационными входами арифметического устройства, о тл и ч а ю щ и й с я тем, что, с целью повышения точности, стабильности и увеличения функциональных воэможностей устройства, введены в допол93 Сост авит ел ь й . Тит ов Редактор Е. Гончар Техред С, Мигай . Корректор С. ПатрушеваЗаказ 3015/53 Тираж 10.59 ЦйИИПИ Государственного к го делам изобретений и 113035, Москва, Ж, РаушсПодпиьитета СССоткрытийая наб., д о 4 иал ППП Патентф, г. Ужгород, ул. Проектна б 6642 нительных ячеек памяти, блок стэбилч" зации нулевого уровня, коммутатор эталона, коммутатор кода, причем первые входы в дополнительных ячеек памяти соединены с управляющими выходамн устройства управления, вторые входы соединены с аналогсвыми выходами 5 коммутатора, четвертый вход первой ячейки памяти и третьи входы остальных ячеек соединены с выходами комму-татора эталонов, первый вход которого соединен с выходом генератора эта- р лонов, а второй вход соединен с однй" надцатым выходом устройства управления, выход блока стабилизации нулевого уровня соединен с пятым входом первой ячейки памяти, первый вход блока стабилизации нулевого уровня соединен с двенадцатым выходом устройства управления, а второй вход соединен с выходом управляемого фильтра, второй вход которого через в дополнительныхячеек памяти, соединенных последовательно, соединен с выходом второй ячейки памяти, первый вход коммутаторакода соединен с тринадцатым выходомустройства управления, второй входсоединен с выходом дискриминаторауровня, а информационные выходы коммутатора кода соединены с информационными входами блока регистрбв памяти.Источники информации, принятыево внимание при экспертизе1. Гитис Э.И, Преобразователиинформации для электронных цифровыхвычислительных устройств, М., Энергия, 1975, с. 308.2, Чернявский А.ф. Статистическиеметоды анализа случайных сигналов вядернофизическом эксперименте, М.,Атомиздат, 1974, с, 207-210,