Устройство выделения рекуррентного синхросигнала с исправлением ошибок

) Приоритет Государстввнныи комитет Совета Министров СССР ао делам изобретений 53) УДК 621.394,662.2(43) Опубликовано 30,11.77. Бюллетень4 (45) Дата опубликования описания 22.12.77 ткрытии 72) Автор изобретения ф, Хоми Пензенский завод-ВТУЗ при заводе ВЭМ филиал Пензенского политехнического института)(54) УСТРОЙСТВО ВЫДЕЛЕНИЯ РЕКУРРЕНТНОГОСИНХРОСИГНАЛА С ИСПРАВЛЕНИЕМ ОШИБОК Изобретение относится к электросвязи, аименно к устройствам синхронизации, и можетиспользоваться для помехоустойчивого выделения сигналов фазового пуска в аппаратурепередачи двоичной информации.5Известно устройство выделения рекуррентного синхросигнала с исправлением ошибок,содержащее последовательно соединенные приемник, формирователь рекуррентного сигналаобработки, вход и один выход которого через 10блок сравнения соединены с блоком исправления ошибок, сумматор и селектор, к другому входу которого подключен выход элементаНЕТ через счетчик, а также блок обработкисигналов, объединенный по информационному 15входу с приемником 11.Однако для известного устройства характерна вероятность ложного выделения рекуррентного синхросигнала,Цель изобретения - снижение вероятности 20ложного выделения рекуррентного синхросигнала,Для этого в устройство выделения рекуррентного синхросигнала с исправлением ошибок,содержащее последовательно соединенные приемник, формирователь рекуррентного сигналаобработки, вход и один выход которого черезблок сравнения соединены с блоком исправления ошибок, сумматор и селектор, к другомувходу которого подключен выход элемента 30 НЕТ через счетчик, а также блок обработки сигналов, объединенный по информационному входу с приемником, введены дополнительный формирователь рекуррентного сигнала обработки, дополнительный блок сравнения, деко дер и пороговой блок, причем выход блока об работки сигналов непосредственно и через дополнительный формирователь рекуррентного сигнала обработки подключен к входам дополнительного блока сравнения, выход которого через декодер подключен к входам элемента НЕТ непосредственно и через пороговый блок, включенный между выходом блока исправления ошибок и другим входом сумматора.На чертеже представлена структурная электрическая схема устройства выделения рекуррентного сицхросигнала с исправлением ошибок.Предложенное устройство содержит приемник 1, формирователь 2 рекуррентного сигнала обработки, блок 3 сравнения, блок 4 исправления ошибок, блок 5 обработки сигналов, дополнительный формирователь 6 рекуррентного сигнала обработки, дополнительный блок 7 сравнения, декодер 8, состоящий из регистра 9 сдвига и сумматора 10, пороговый олок 11, сумматор 12, элсмецт НЕТ 13, счетчик 14 и селектор 15.Приемник 1, формирователь 2 рскуррецтцого сигнала обработки, сумматор 12 и селектор5 10 15 20 3 15 соединены последовательно, Вход и один выход формирователя 2 через блок 3 сравнения соединены с блоком 4 исправления ошибок. К другому входу селектора 15 через счетчик 14 подключен выход элемента НЕТ 13. Блок 5 обработки сигналов объединен по информационному входу с приемником 1. Выход блока 5 обработки сигналов непосредственно и через дополнительный формирователь 6 подключен к входам дополнительного блока 7 сравнения, выход которого через декодер 8 подключен к входам элемента НЕТ 13 непосредственно и через пороговый блок 11, включенный между выходом блока 4 исправления ошибок и другим входом сумматора 12.Предложенное устройство работает следующим образом.Знаки, принимаемые из канала связи, поступают в приемник 1 и далее в формирователь 2 рекуррентного сигнала обработки. В блоке 3 сравнения каждый знак сопоставляется с соответствующим знаком, сформированным в формирователе 2 в соответствии с рекуррентным законом, и результат сравнения поступает в блок 4 исправления ошибок. Одновременно в блоке 5 обработки сигналов вырабатываются импульсы, определяющие качество регистрации каждого знака (1 - прием в нулевой зоне; О - прием вне нулевой зоны). Эти импульсы поступают в дополнительный формирователь 6 рекуррентного сигнала обработки, выход которого соединен с дополнительным блоком 7 сравнения. Декодер 8 принимает решение о величине сигнала надежной (вне нулевой зоны) или ненадежной (в нулевой зоне) регистрации каждого анализируемого знака. В декодере 8 количество выходов регистра 9 сдвига определяется количеством уравнений проверок. Выходы регистра 9 сдвига соединены с входами сумматора 10, который вырабатывает управляющий сигнал, пропорциональный числу нарушений уравнений проверок. С выхода сумматора 10 управляющий сигнал поступает на вход порогового блока 11. Чем больше будет число, неудовлетворений (удовлетворений) проверок, тем больше достоверность регистрации принятого знака вне нулевой зоны (в нулевой зоне) и тем значительнее может быть повышен (снижен) порог исправления анализируемого знака.Так, например, для образующего многочлена рекуррентной последовательности (РП) вида Р(х) =х+х+1 сигналы регистрации сводятся в систему уравнений Ус 4+ Уг 3+ Ус - О Ус - 1+ Ус+ Ус+3: О Ус + Ус т 1 + Ус т 4: Оу где У;=1 - при регистрации соответствующего знака в нулевой зоне.Так как в данную систему другие сигналы (за исключением У;) входят не более одного раза, то их действия по отношению к У; можно рассматривать как действие дискретного шу 25 ЗО 35 40 45 50 55 60 ма, Поэтому в результате порогового декодирования значение У; можно определить с более высокой точностью. Если число нарушений проверок превышает порог декодирования 53, то принимается решение, что У;=1 (в нулевой зоне), и в пороговом блоке 11 значение порога 5 уменьшается. Если число нарушений проверок ниже порога декодирования 5, то считается, что У,=О, и значение порога 51 в пороговом блоке 11 увеличивается соответствующим образом. Это позволяет более дифференцировано изменять порог исправления знаков, и следовательно, дополнительно уменьшить вероятность неправильного декодирования знаков РП, При этом блок 4 исправления ошибок реализует решение системы уравнений проверок Хс 4.+ Хс 3+ Хс - ОХс - 1 + Хс + Хс+ 3 - ОС.+ 1 с+1,+Хс+4 = О,где Х; - принимаемые знаки РП,При превышении в пороговом блоке 11 порога 5, с помощью сумматора 12, реализующего операцию сложения но модулю два, производится исправление ошибочно принятых знаков Х;. При этом сигналы с блока 4 исправления ошибок запрещают на элементе НЕТ 13 прохождение импульсов с декодера 8 на сброс счетчика 14. При срабатывании счетчика 14, что свидетельствует о приеме отрезка РП без ошибок или с корректируемыми ошибками, включается селектор 15, предназначенный для выделения рекуррентных синхросигналов,Формула изобретенияУстройство выделения рекуррентного син р- сигнала с исправлением ошибок, содержащее последовательно соединенные приемник, формировать рекуррентного сигнала обработки, вход и один выход которого через блок сравнения соединены с блоком исправления ошибоксумматор и селектор, к другому входу которого подключен выход элемента НЕТ через счетчик, а также блок обработки сигналов, объединенный по информационному входу с приемником, отличающееся тем, что, с с целью снижения вероятности ложного выделения рекуррентного синхросигнала, в него введены дополнительный формирователь рекуррентного сигнала обработки, дополнительный блок сравнения, декодер и пороговый блок, причем выход блока обработки сигналов непосредственно и через дополнительный формирователь рекуррентного сигнала обработки подключен к входам дополнительного блока сравнения, выход которого через декодер подключе к входам элемента НЕТ непосредственно и через пороговый блок, включенный между выходом блока исправления ошибок и другим входом сумматора.Источники информации,принятые во внимание при экспертизе1, Авторское свидетельство СССР512591, кл, Н 04 1. 7/04, 1973.Составитель В. СтаростинРедактор Н. Суханова Техред Е. Агафонова Корректор Н федороваЗаказ 2549/13 Изд. Мо 932 Тираж 818 Подписное НПО Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5 Типография, пр. Сапунова, 2