Способ и устройство сжатия данных в речевом кодере компандированной дельта-модуляции

(23) Прио рите ааударстеенныи намитетСавета Иинеатрав СССРаа делам иэабретенийн атнрытнй) Дата опубликования Описания 07.07.77 ИностранецПитер Лесли Сми Австралия) Автор.изобретения Иностранная фирмаЛ. М, Эрикссон ПТИ ЛТД (Австралия) 1) Заявитель(54) СПОСОБ И УСГРОРЕЧЕВОМ КОДЕРЕ КОМПА одере соот г. Изобретение относится к дискретным системам передачи речи с дельта. модуляцией и может исполь. зоваться, например, в системах громкоговорящей двусторонней телефонной связи.Известен способ сжатия данных в речевом ко. дере компандированной дельта-модуляции, прн котором аналоговый входной сигнал аппрокси. мируют сигналом, содержащим ряд приращений и снижений, при этом выходной сигнал, являющийся дискретным потоком битов, полярность которых определяется приращением или снижением в ряде, анализируют на появление конечных последова. тельностей битов, изменяя при этом величину приращения или снижения 11.Однако при сжатии данных в речевом к компандированной дельта модуляции в ветствии с известным способом уровень шума в сигнале при передаче остается постоянным.Целью изобретения является уменьшение уров. ня шума.Для этого аналоговый входной сигнал аппроксимируют сигналом, содержащим ряц приращений и снижений; одновременно с этим алело. говый входной сигнал детектируют, выделяют си нал, величина которого ниже заданного уровня, и ЙСТВО СЖАТИЯ ДАННЫХДИРОВАННОЙ ДЕЛЬТА - МОДУЛЖ 1 ИИ выделенным сигналом изменяют частоту появленияпоследовательностей битов; выходной сигнал,являющийся дискретным потоком битов, полярность которых определяется приращением или сниб жением в ряде, анализируют на ноявленне конечныхпоследовательностей битов, изменяя при этом величину приращения или снижения,Устройство, реализующее предлагаемый способ, содержит речевой кодер компандированной10 дельта-модуляшв. последовательно соедлненныеблок детектирования, компаратор и блок изменения частоты следования последовательностей битов,причем вход блока детектирования соединен совходом речевого кодера компандированной дель.15 та.модуляции, выходы которого подключены к1 ополнительным входам блока изменения частотыследования последовательностей битов,По предлагаемому способу сжатия данных вречевом кодере компандированной дельта-моду.20 ляции аналоговый входной сигнал аппроксимируютсигналом, содержащим ряд приращений и снижений. При этом для уменьшения уровня переда.ваемого сигнала во время пауз или задержек междуречевыми сигналами, т.е, для того, чтобы избежать25 передачи фонового шума, ухудшающего качествопередачи, аналоговый входной сигнал детектируют,выделяют сигнал, величина которого ниже заданного уровня, и выделенным сигналом изменяютчастоту появления последовательностей битов.- -Выходной сигнал, являющийся дискретнымпотоком битов, полярность которых определяетсяприращением или снижением в ряде, анализируютна появление конечных последовательностей битов,изменяя при этом величину приращения или сии.жения.На чертеже изображена структурная схема устройства, реализующего предложенный способ.Устройство содержит речевой кодер 1 компандированной дельта-модуляции блок 2 детектирования, компаратор 3 и блок 4 изменения частотыследования последовательностей битов, состоящийиз первой логической схемы И 5, триггера б, второйлогической схемы И 7 и элемента ИЛИ 8. Блок 4изменения частоты следования последовательностейбитов имеет вход 9 и дополнительные входы 10 и11; 12 - вход элемента ИЛИ 8, 13 - опорный входкомпаратора 3, 14 - вход устройства, 15 - выходустройства. Вход блока 2 детектирования соединенсо входом речевого кодера 1 компанцированнойдельта-модуляции, выходы которого подключены кдополнительным входам 10 и 11 блока 4 изменениячастоты следования последовательностей битов,Предложенное устройство работает следующимобразом,Входной аналоговый сигнал подается навход 14, т,е. на вход речевого кодера 1 компандированной дельта-модуляции и на вход блока 2 детектирования. Блок 2 выдает сигнал на вход 9блока 4 изменения частоты следования последовательностей битов тогда, когда уровень входногоаналогового сигнала падает ниже заданного уровняопорного напряжения на входе 13 компаратора 3.На дополнительном входе 11 блока 4 изменения. частоты следования последовательностей битов приэтом, возникает сигнал, поступающий на вторуюлогическую схему И 7 и на вход триггера б, Выходной сигнал триггераб поступает на второй входлогической схемы И 7. Назначение триггера б илогической схемы И 7 - устранить каждый второйбит с компандированием на дополнительномвходе 11 блока 4 изменения частоты следованияпоследовательностей битов. Выходной сигнал со второй логической схемы И 7 поступает на один из входов логической схемы И 5, на другой вход которой поступает сигнал с выхода компаратора 3.При детектировании, сигнала, величина которого ниже заданного уровня, логическая схема И 5 вырабатывает выходной поток битов, эквивалентный потоку битов с компандированием речевого кодера 1 компандированной дельта-модуляции, при условии, что подавляется каждый второй бит. Этот поток битов поступает на вход 12 элемента ИЛИ 8, а на другой его вход поступает сигнал с выхода речевого кодера 1 компандированной дельта-модуляции, В моменты времени, когда значение сигнала ниже заданного уровня опорного напряженияна опорном входе 13 компаратора 3, в выходномпотоке битов на дополнительном входе 10 элементаИЛИ 8 инвертируется последний бит в любой последовательности четырех "единиц" или четырех"нулей",Таким образом, на выходе 15 получаетсяприблизительно половина количества битов с компандированием при подключении к этому выходудекодера (на чертеже не показан), схема компандирования декодера поддерживает восстановлениешага квантования на низком уровне, и восстанов.15ленный сигнал представляет собой сжатую форму- первоначального. аналогового сигнала.Величина опорного напряжения устанавливаетсявыше уровня фонового шума, но ниже уровнясигналов речи. При работе устройства вноситсянекоторое искажение в восстановленный сигнал, ноэто не имеет значения, так как входной сигнал втечение этих периодов сжатия является лишь фоновым шумом,Таким образом, предложенный способ и устройство, его реализующее, позволяют уменьшитьуровень шума в выходном сигнале.Формула изобретения301, Способ сжатия данных в речевом кодерекомпандированной дельта-модуляции, при котором аналоговый входной сигнал аппроксимируют сигналом, содержащим ряд приращений и снижений, при щ этом выходной сигнал, являющийся дискретнымпотоком битов, полярность которых определяется приращением или снижением в ряде, анализируют на появление последовательностей битов, изменяя при этом величину приращения или снижения, о тличающий ся тем, что, с целью уменьшения уровня шума, аналоговый входной сигнал детектируют, выделяют сигнал, величина которого ниже заданного уровня, и выделенным сигналом изменяют частоту появления последовательностей битов.15 2. Устройство для осуществления способа поп,1, содержащее речевой кодер компандированной дельта-модуляции, о тли ча ю щ ее си тем, что введены последовательно соединенные блок детек.тирования, компаратор и блок изменения частоты 50 следования последовательностей битов, при этомвход блока детектирования соединен с входом речевого кодера компандированной дельта-модуляции, выходы которого подключены к дополнительным входам блока изменения частоты следо. 5 вания последовательностей битов,Источники информации, принятые во вниманиепри экспертизе:1. Авторское свидетельство СССР У 340083, кл.60 НОЗК 13/22, 1970,570334 Составитель Г. ЧеТехред И. Астало Корректор И. Гокси дактор О, Стенин 1065 Подпис ного комитета Совета Министро изобретений и открытий а, Ж - 35, Раушская наб д. 4/5 Тира цНИИПИ Государств под 113035, М