Устройство для контроля цифровых блоков

(19) (11) РЕСПУБЛ 00 5)4 С 0 ОБРЕТЕНИ ОПИСАН РСКОМУ СВИДЕТЕЛЬСТВ 3938/224-24 ифро эле 16 С. К вико к 6,Ь 7,ндарев,Н, Б, Наьной с, 23-33ССР.1981.ЦИФРОф 5,ство С11/08НТРОЛЯ ок ло го основныеупиковых ситустройствадеиствиях; уруемой тестои тем самым ункции:аций приа некоторы способа(57) Изобретение относится к вычислительной технике и автоматике и может быть использовано для контролямноговыходных цифровых схем радиоэлектронной аппаратуры, Целью изобретения является расширение функци.ональных возможностей устройства засчет расширения класса контролируеустр анение зацикливани еличен й пос тестовых во длины генер лн тельности ещенныхолируемог тирования; у комбинаций н цифрового бл ранение завходах кона. 4 з,п.-лы, 4 ил ГОСУДАРСТ 8 ЕННЫЙ НОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫ(54) УСТРОЙСТВО ДЛЯ КОВЫХ БЛОКОВ мых цифровых блоков. Устройствдержит многоканальный сигнатуранализатор , контролируемый цвой блок 2, узел 3 сравнения,мент НЕ 4, элемент И 5, счетчигруппу элементов РАВНОЗНАЧНОСТсинхровход 8, группу управляющивходов 9 режима, вход 10 началустановки, Элементы 3 - 7 в соности образуют блок 11 коррекцитестовых последовательностей,11 может быть выполнен различными5 10 15 2 О 25 35 40 Изобретение относится к вычислительной технике и автоматике и можетбыть использовано для контроля многовыходных цифровых схем радиоэлектронной аппаратуры,Цель изобретения - расширениефункциональных возможностей путемрасширения класса контролируемыхцифровых блоков.На фиг, 1 приведена структурнаясхема устройства; на фиг. 2, 3 и4 - структурные схемы того же устройства с различными вариантами блоков коррекции тестовых последовательностей.Устройство содержит многоканальный сигнатурный анализатор 1, контролируемый цифровой блок 2, узел 3сравнения, элемент НЕ 4, элемент И 5,счетчик 6, элементы РАВНОЗНАЧНОСТЬ7, синхровход 8, группу управляющихвходов 9 режима коррекции вход 10начальной установки, Элементы 3 - 7образуют блок 11 коррекции тестовыхпоследовательностей,В устройстве по фиг. 2 содержитсямногоканальный сигнатурный анализатор 12, контролируемый цифровой блок13, генератор 14 тактовых импульсов,счетйый триггер 15, элемент РАВНОЗНАЧНОСТЬ 16, вход 17 начальной установки, Блок коррекции в данномслучае образован элементами 14 - 16.Устройство, структурная схема которого приведена на фиг., 3, содержитгенератор 18 тактовых импульсов,многоканальный сигнатурный анализатор 19, контролируемый цифровой блок20, регистр 21 сдвига, сумматор 22по модулю два и вход 23 начальнойустановки. Блок коррекции образованэлементами 18, 21 и 22.Устройство по фиг, 4 содержит многоканальный сигнатурный анализатор24, контролируемый цифровой блок 25,элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 26 и вход 27управления режимом,Устройство по фиг. 1 работаетследующим образом.На вход 10 начальной установкиустройства подается сигнал, приводящий счетчик б и сигнатурный анализа"тор 1 в исходное состояние.На входы 9 узла 3 сравнения извнешних устройство (например, из постоянного запоминающего устройства)подаются коды сигнатур, при которыхнеобходимо произвести коррекцию входной последовательности многоканального сигнатурного анализатора1, что необходимо для устранениятупиковых ситуаций при зацикливанииустройства на некоторых тестовыхвоздействиях; для увеличения длиныгенерируемой тестовой последовательности и, следовательно, полноты тестирования; для устранения запрещенных комбинаций на входах контролируемого цифрового блока,Смена кода осуществляется, еслиэто необходимо, через заданный промежуток времени. Если смена кодов ненужна, то настройка узла 3 сравненияна тот или иной код осуществляетсяс помощью перемычек или путем распайки,На вход 8 синхронизации устройства подаются синхроимпульсы, которыепоступают на вход синхронизации сигнатурного анализатора 1 и второйвход элемента И 5. На первый входэлемента И 5 поступает сигнал несравнения из узла 3 через элементНЕ 4, запрещающий прохождение синхроимпульсов на вход счетчика 6, Многоканальный сигнатурный анализатор 1 выдает тестовые последовательности со своих выходов на входы контролируемого цифрового блока 2 и входа узла 3 сравнения, С выходов контролируемого блока 2 последовательностьсигналов поступает на первую группу входов многоканального сигнатурного анализатора 1 непосредственно и вторую группу входов многоканального сигнатурного анализатора 1 через элементы РАВНОЗНАЧНОСТЬ 7, На вторых входах элементов РАВНОЗНАЧНОСТЬ .7присутствуют в это время сигналы свыходов счетчика 6, установленногов начальное состояние,Многоканальный сигнатурный анализатор сворачивает последовательностьконтролируемых сигналов,в сигнатуру по заданному первоначально полиному (собственному полиному),При появлении на выходе узла 3 сравнения сигнала "О", при совпадении кодов, на вход элемента И 5 через элемент НЕ 4 поступает единичный сигнал, разрешающий прохождение синхроимпульсов с входа 8 на синхровход счетчика б, который переключается в следующее состояние, На входах элементов РАВНОЗНАЧНОСТЬ 7 изменяются сигналы, что соответственно приао 1307459дит к изменению сигналов на их выходах, Таким образом, полином свертки выходной информации с контролируемого цифрового блока 2 изменяется,Многоканальный сигнатурный анализатор 1 по следующему синхроимпульсувырабатывает новую сигнатуру, т,е,новый тест, который поступает вновь навходы контролируемого цифрового блока 2 и узла 3 сравнения, ЮС приходом последнего синхроимпульса на вход 8 также осуществляется формирование сигнатуры и сравнениеее с заданной в узле 3 сравнения. Результат сравнения появляется на выхо де узла 3, а сигнатуры - на выходемногоканального сигнатурного анали"затора 1,Устройство, изображенное нафиг. 2, в котором роль блока коррекции выполняет совокупность генераторатактовых импульсов, триггера и элемента РАВНОЗНАЧНОСТЬ, работает следующим образом,Генератор 14 тактовых импульсовобеспечивает выдачу трех серий синхроимпульсов Ф 1, Ф 2 и ФЗ для синхронизации соответственно триггера 15многоканального сигнатурного анализатора 12 и контролируемого цифрово"го блока 13, При поступлении на счетный вход триггера 15 единичного импульса он переходит из "О" в "1", апри поступлении следующего единичного импульса он переходит из "1" в 35"О", обеспечивая выдачу на первыйвход элемента равнозначность 16 "О"и "1" сигналов, которые через тактинвертируют выходную последовательность, поступающую с п-го выходаконтролируемого цифрового блока 2через второй вход элемента РАВНОЗНАЧНОСТЬ 16 на и-й информационный входмногоканального сигнатурного анализатора 12. На входы многоканальногоанализатора 12 с первого по (и)-йвыходные сигналы с выходов контролируемого цифрового узла 13 с первогопо (и)-й поступают беэ изменений,Серия импульсов Ф 2 генератора такто 50вых импульсов 14 формирует сигнатурувыходной последовательности контролируемого цифрового блока 13, сворачивая ее в многоканальном сигнатурноманализаторе 12, а также одновременно55формирует тестовую последовательность, поступающую с выходов многока-.нального сигнатурного анализатора 12 на входы контролируемого цифрового блока 13, Серия ФЗ поступает на синхровход контролируемого цифрового блока 13 после формирования на выходах многоканального сигнатурного анализатора 12 тестовых сигналов. После прохождения необходимого числа тестов генератор тактовых импульсов останавливается и сигнатура с выходов многоканального сигнатурного анализатора 12 подается на элементы индикации,Данное исполнение блока коррекции также в определенной степени обеспечивает устранение тупиковых ситуаций и удлинение тестовой последовательности.Аналогичной цели служат блоки коррекции, приведенные на фиг. 3 и 4, Блок (Фиг. 3) представляет собой совокупность генератора 18 тактовых импульсов, регистра 21 сдвига и сумматора 22 по модулю два, Последниедва элемента образуют генератор псевдослучайной последовательности, выходы которого являются выходами блока коррекции. В качестве входа начальной установки регистра используется вход "Уст,1" для генерацииМ-последовательностиБлок (фиг. 4) позволяет осуществить потактовую коррекцию тестовой последовательности непосредственно подачей корректирующей последовательности на вход управления режимом,Приведенными схемами не исчерпываются возможные варианты построения блоков коррекцииОни могут быть реализованы практически на любых функциональных элементах: счетчиках, мультиплексорах, дешифраторах с сохранением общей выполняемой функции- осуществления дополнительного воздей" ствия на группу входов многоканального сигнатурного анализатора для обеспечения приведенных выше условий.Формула изобретения1, Устройство для контроля цифровых блоков, содержащее многоканаль-. ный сигнатурный анализатор, первая группа информационных входов которого является первой группой информаци-. онных входов устройства для подключения к первой группе выходов контролируемого блока, группа выходовмногоканального сигнатурного анализатора является группой информационных выходов устройства для подключения к входам контролируемого блока,о т л и ч а ю щ е е с я тем, что,с целью расширения функциональныхвозможностей за счет расширения класса контролируемых цифровых блоков,устройство содержит блок коррекциитестовых последовательностей, перваягруппа информационных входов которого соединена с группой выходов многоканального сигнатурного анализатора,вторая группа информационных входовблока коррекции тестовых последовательностей является второй группойинформационных входов устройства дляподключения к второй группе выходовконтролируемого блока, группа управления входов управления режимом блока коррекции тестовых последовательностей является группой. входов задания режима устройства, группа выходов блока коррекции тестовых последовательностей соединена с второйгруппой информационных входов многоканального сигнатурного анализатора,синхровход блока коррекции тестовыхпоследовательностей является синхровходом устройства,2. Устройство по п, 1, о т л и -ч а ю щ е е с я тем, что блок коррекции тестовых последовательностейсодержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ,выход которого является выходом блока, первый и второй входы элементаИСКЛЮЧА 16 ЦЕЕ ИЛИ являются вторым информационным входом и входом управления режимом блока соответственно,3. Устройство по и. 1, о т л и -ч а ю щ е е с я тем, что блок коррекции тестовых последовательностей содержит счетный триггер и элементРАВНОЗНАЧНОСТЬ, первый вход которогосоединен с выходом счетного триггера,счетный вход которого является сннхровходом блока, второй вход и выходэлемента РАВНОЗНАЧНОСТЬ являются соответственно вторым информационнымвходом и выходом блока,4Устройство по п, 1, о т л и -10 ч а ю щ е е с я тем, что блок,кор.рекции тестовых последовательностейсодержит регисгр сдвига и сумматорпо модулю два, выход которого соединен с информационным входом регистра сдвига, группа выходов которогосоединена с группой входов сумматорапо модулю два и является группой выходов блока, синхровход регистрасдвига является синхровходом блока.205. Устройство по и, 1, о т л и "ч а ю щ е е с я тем, что блок коррекции тестовых последовательностейсодержит счетчик, элемент И, элемент НЕ, группу элементов РАВНОЗНАЧНОСТЬ и узел сравнения, первая и вторая группы информационных входов которого являются первой группой информационных входов и группой входов управления режимом блока соответственно, выход узла сравнения через элемент НЕ подключен к первому входуэлемента. И, второй вход которого является синхровходом блока, вход 35 элемента И соединен со счетным входомсчетчика, группа выходов которогосоединена с первыми входами элементов РАВНОЗНАЧНОСТЬ группы, вторыевходы и выходы которых являются вто рой группой информационных входов игруппой выходов блока соответственно, 13074591307459 Составитель С Техред Л.Олей арчихин Корректор А дакт чолинская н Заказ 1634 дписноСР 13 роизводственно полиграфическое предприятие г ужгород ул Проект Тираж 673 ИИПИ Государственного к по делам изобретений и 5, Москва, Ж, Раушск митета ССткрытийя наб д