Устройство для вычисления функций

ОРИСАН И Е ИЗОЬЕЕТ ЕНИЯ и 1 550642 Союз Советских Социалистических Республик(22) Заявлено 21.04.75 (21) 2126217/24 06 Г рисоединением заявки Ме Государственный комитет Совета Министров СССР по делам изобретенийи открытий(53) УДК 681.325(088 описания 21.03.7 та опубликован 2) Авторы изобретения А. Тревогин и Р. В. Агее 1) Заявител 54) УСТРОЙСТВО Изобретение относится к автоматике и вычислительной технике и может быть использовано в цифровых анализаторах спектра для определения амплитудного модуля комплексных спектральных составляющих.Известно устройство для вычисления функций, которое содержит генератор импульсов, счетчик, триггеры, индикатор нуля и управляемый делитель частоты 1. Это устройство характеризуется низким быстродействием. Наиболее близким к изобретению по технической сущности является устройство для вычисления функций, содержащее первый квадратор, вход которого соединен с первым входом устройства, а выход - с первым входом первого сумматора, и регистр сдвига 12. Известное устройство осуществляет вычисление квадратного корня. Однако введение импульсов приращений, т. е. использование метода проб, связано с низким быстродействием, а точность вычисления функций определяется величиной приращений.Целью изобретения является повышение точности и быстродействия. В описываемом устройстве это достигается тем, что в него введены второй квадратор, два сумматора, блок деления, блок сравнения, блок вычитания, коммутатор, блок оценки погрешности и блок вывода, причем второй вход первого сумматора через второй квадратор соединен со втоЫЧИСЛЕНИЯ ФУНКЦИЙ рым входом устроиства, а выход первого сумматора соединен с первым входом блока деления, выход которого соединен с первыми входами второго сумматора и блока вычита ния, выход которого соединен с первым входом блока оценки погрешности, второй вход которого соединен с третьим входом устройства, первый и второй выходы блока оценки погрешности соединены с первыми входами 10 соответственно блока вывода и коммутатора,выход которого соединен со вторыми входами блока деления и второго сумматора, выход которого соединен со вторыми входами блока вычитания, коммутатора и блока вывода, вы ход которого соединен с выходом устройства,входы блока сравнения соединены с первым и вторым входами устройства, первый выход блока сравнения непосредственно, а второй выход через регистр сдвига соединены с вхо дами третьего сумматора, выход которого соединен с третьим входом коммутатора.На чертеже приведена блок-схема описываемого устройства.Оно содержит блок 1 сравнения, шину 2 вво да числа х, квадратор 3, шину 4 ввода числа у,квадратор 5, сумматор 6, регистр 7 сдвига, сумматор 8, коммутатор 9, блок 10 деления, сумматор 11, блок 12 вычитания блок 13 вывода, блок 14 оценки погрешности, шину 15 30 ввода заданного значения погрешности.3Числа х и у соответственно по шинам 2 и 4 поступают в блок 1, где осуществляются сравнение и перекоммутация (если необходимо) чисел. При этом наименьшее по значению число, например у, поступает в регистр 7 с выхода которого значение у/4 записывается в сумматор 8, Со второго выхода блока 1 число х вводится также в сумматор 8. Сумма х+у/4=4 с выхода сумматора 8 поступает на вход коммутатора 9 и вводится в блок 10 и в сумматор 11. Одновременно числа х и у возводятся в квадрат в соответствующих квадраторах 3 и 5, и сумма х+у - с выхода сумматора 6 записывается в блок 10. Число (х+у)/4=С с выхода блока 10 вводится в сумматор 11 и в блок 12. Величина (Ао+С)/2=К с выхода сумматора 11 записывается в блок 12, с выхода которого разность (С - К) вводится в блок 14. Если значение заданной погрешности в больше, чем (С - К), то команда с выхода блока 14 открывает блок 13, и число К, соответствующее значению г с заданной погрешностью, считывается на выход устройства. Если значение заданной погрешности в меньше, чем С - К, то командой с выхода блока 14 коммутатор 9 переключается, число К вводится в блок 10 и сумматор 11, Числа (х+у)/К=д с выхода блока 10 и (д+К)/2=т с выхода сумматора 11 поступают на входы блока 12, и разность д - т сравнивается снова с заданной погрешностью и т. д,Таким образом, устройство позволяет повысить быстродействие в результате использования итеративного метода Ньютона, так как известно, что этот метод сходится чрезвычайно быстро - при каждой итерации удваивается число истинных значащих цифр корня и при этом практически с любым начальным приближением. Однако от того, насколько удачно выбрано это начальное приближение, зависит число шагов итерации до получения заданной точности результата. В описываемом устройстве в качестве начального приближения берется)г х+у:х+у/4=А, причем считаем, что х)у, Эта приближенная формула становится точной при у/х=8/15 и дает наибольшую относительную погрешность ( 12% ) при х=у.Отсюда видно, что даже в самом неблагоприятном случае, после двух - трех итера ций, по этому начальному приближению можно получить точность 4 - 8 значащих цифр.Формула изобретенияУстройство для вычисления функций, содер жащее первый квадратор, вход которого соединен с первым входом устройства, а выход - с первым входом первого сумматора, и регистр сдвига, отличающееся тем, что, с целью повышения точности и быстродействия, в него 15 введены .второй квадратор, два сумматора,блок деления, блок сравнения, блок вычитания, коммутатор, блок оценки погрешности и блок вывода, причем второй вход первого сумматора через второй квадратор соединен со 20 вторым входом устройства, а выход первогосумматора соединен с первым входом блока деления, выход которого соединен с первыми входами второго сумматора и блока вычитания, выход которого соединен с первым вхо дом блока оценки погрешности, второй входкоторого соединен с третьим входом устройства, первый и второй выходы блока оценки погрешности соединены с первыми входами соответственно блока вывода и коммутатора, вы ход которого соединен со вторыми входамиблока деления и второго сумматора, выход которого соединен со вторыми входами блока вычитания, коммутатора и блока вывода, выход которого соединен с выходом устройства, 35 входы блока сравнения соединены с первым ивторым входами устройства, первый выход блока сравнения непосредственно, а второй выход через регистр сдвига соединены с входами третьего сумматора, выход которого сое динен с третьим входом коммутатора,Источники информации, принятые во внимание при экспертизе:1. Авторское свидетельство СССР Мо 394779, 45 М. Кл. б 06 Р 7/38, 03.10.71.2. Авторское свидетельство СССР Мо 392424,М. Клб 06 Е 7/38, 02.07.71.Техред М, Семенов Типография, пр. Сапунова, 2 Заказ 431/7 Изд.268 Тираж 899 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, 5 К, Раушская наб., д. 4/5