Оперативное запоминающее устройство

я 5286 П Союз Советских Социалистических Ресгублик(23) Приори овета Министров СССРпо делам изобретений ликовано 15.09,76. Бюллетень34 и открыт та опубликования описания 12.10.7 72) Авторы изобретения(54) ОПЕРАТИВНОЕ ЗАПОМИН ТРОЙСТВО 2 выходной регистр, адресный блок 31. В этом устройстве слова разбиваются на равные по величине группы, каждая из которых хранится в одном блоке памяти. Условие равенства 5 групп накладывает довольно жесткие ограничения на длину слова и допустимые методы кодирования. Это приводит к снижению надежности устройства и его эффективной емкости.10 Целью изобретения явдежностп устройства и ести,Это достигается тем, что устройство содержит дешифраторы и элементы И - ИЛИ по 15 числу блоков памяти, входы дешифраторовподключены к выходам адресного блока, выходы дешифраторов соединены с одними входами элементов И - ИЛИ, другие входы которых подключены к выходам соответствующих 20 блоков памяти, а выходы элементов И - ИЛИсоединены со входами выходного регистра. ляется повышение наго эффективной емкоНа чертеже изооражена блок-схема предлагаемого устройства.25 Устройство содержит входной регистр 1, адресный блок 2, блоки 3 памяти, каждый нз которых содержит накопитель, адресные и разрядные цепи и т. д. (на чертеже не показаны), дешифраторы 4 и элементы И - ИЛИ 5 по зо числу блоков памяти, и выходной регистр 6. Изобретение относится к вычислнтельнои технике.Известно оперативное запоминающее устройство, содержащее адресные и информационные шины и блоки памяти 1. Старшие разряды кода адреса указывают номер блока устройства, младшие - адрес ячейки внутри блока. Основным недостатком такого устройства является недостаточная надежность, даже в тех случаях, когда информация кодируется корректирующим кодом, некоторые одиночные нсисправностп блоков памяти могут привести к некорректируемым ошибкам.Известно также устройство, содержащее регистр числа, регистр адреса и блока памяти, ка;кдый пз которых содержит один разряд информации, закодированной кодом, корректирующим одиночные ошибки 2. В этом устройстве корректируются любые ошибки, вызванные одиночнымн неисправностями блоков памяти, Основным недостатком этого устройства является то, что один программно доступный модуль устройства содержит столько блоков памяти, сколько разрядов имеет кодовое слово, го приводит к увеличению стоимости, асобснпо небольших вычислительных систем.Наиболес близким по технической сущности к данному изобретению является оперативное запоминающее устройство, содержащее входной регистр, подключенный к блокам памяти,(53) УДК 681.327,6(088.8)Устройство может работать в двух режимах: Запись и Считывание,Режим Запись.Кодовое слово поступает;на входной регистр1, одновременно в аДресный блок 2 поступает 5код адреса и во все блоки 3 памяти поступаетсигнал Запись. В следующем такте во всеблоки 3 памяти поступает код адреса из адресного блока 2 и записываемое слово с входного регистра 1, Каждый блок 3 памяти, получив код адреса и сигнал Запись начинаетработать независимо от других блоков 3 памяти, выбирает на свой регистр числа адресуемую ячеику памяти и устанавливает связьмежду входными линиями блока и триггерами 15регистра числа блока, после чего информацияс регистра числа блока переписывается в адресуемую ячейку.Режим Считывания.В адресный блок 2 поступает код адреса, во 20все блоки 3 памяти поступает сигнал Считывание. В следующем такте из адресного блока 2 во все блоки 3 памяти и на все дешифраторы 4 поступает код адреса. Каждый блокпамяти, получив код адреса и сигнал Считывание, независимо от остальных блоковосуществляет чтение адресуемых разрядов кодового слова и передачу их на элементы И -ИЛИ 5, Каждый дешифратор 4, приняв кодадреса, определяет, из каких блоков 3 памяти З 0следует считать те разряды кодового слова,которые определяются выходами связанного сданным дешифратором 4 элемента И - ИЛИ 5.Каждый элемент И - ИЛИ 5 передает разряды, считанные из блоков 3 памяти, номера 35которых определены связанными с элементомИ - ИЛИ дешифратором 4, на соединенные свыходами элемента И - ИЛИ триггеры выходного регистра 6.Если в устройстве возникла одиночная неисправность, то она может исказить лишь теразряды кодового слова, которые хранятся водном блоке памяти. Корректирующая способность используемого кода должна обеспечивать возможность исправлять такие ошибки. 45П р и м е р. Пусть в устройстве необходимохранить слова, представленные в системе остаточных классов своими остатками по основаниям 3, 5, 7, 11, 13, 17, где 3, 5, 7, 11 - информационные, а 13 и 17 - контрольные основания. Известно, что введение двух контрольных оснований обеспечивает возможность коррекции любой ошибки, искажающей остатокпо одному из оснований. Для вреда авления остатков по выбранным основаниям нужно 2, 3, 3, 4, 4, 5 двоичных разрядов для оснований 3, 5, 7, 11, 13, 17 соотвстствепно, Таким образом, кодовое слово содержит 2+3+3+4+4-,-5=21 разряд и разбито на 6 групп, в 1-й группе - 2 разряда, во 2-й и 3-й группах в по 3 разряда, в 4-й и 5-й группах в4 разряда, и, наконец, в 6-й группе - 5 разрядов.Для рассматриваемого примера устройство содержит 6 блоков памяти, входной регистр содержит 21 триггер.В режиме Запись, если код адреса четный, то в -й блок памяти записывается с-ая группа разрядов кодового слова, если же код адреса нечетный, то в 1-й блок записывается 6-я группа разрядов, во 2-й - 4-я, в 3-й - 5-я, в 4-й - 2-я, в 5-й - 3-я и в 6-й - 1-я,В режиме Считывание, если код адреса четный, то значение выходов -го дешифратора равно , если же код адреса нечетный, то значение выходов 1-го дешифратора равно 6, 2-го - 4, 3-го - 5, 4-го - 2, 5-го - 3, 6-го - 1.Для наиболее характерных случаев (например, при представлении чисел в системе остаточных классов) использование предлагаемого устройства позволяет увеличить эффективную емкость устройства на 30 - 60%. Формула изобретенияОперативное запоминающее устройство, содержащее входной регистр, подключенный к блокам памяти, выходной регистр и адресный блок, отлич ающееся тем, что, с целью повышения надежности устройства и его эффективной емкости, оно содержит дешифраторы и элементы И - ИЛИ по числу блоков памяти, входы дешифраторов подключены к выходам адресного блока, выходы дешифраторов соединены с одними входами элементов И - ИЛИ, другие входы которых подключены к выходам соответствующих блоков памяти, выходы элементов И - ИЛИ соединены со входами выходного регистра,Источники информации, принятые во внимание при экспертизе:1. С. Л. Майоров, Г, И. Новиков Принципы организации цифровых машин, Л., Машиностроение, 1974, стр 380 в 3.2. Патент США Хо 3436734, кл. 340 в 1,5, 1971 г.3. 1 ЕЕЕ Тгапзае 11 опз оп Сотрпегз, Магс 1 т, 1973, стр. 269 в 2 (прототип),528611 г - - - Ф5 Изд.1609 Тираж 723 Подписное ИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раугиская иаб., д. 4,5