Комбинированное устройство для вычисления функций
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
ОПИСАНИЕИ ЗО БРЕТ Е Н И Я .К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ516062 Союз Советских Социалистических Республиклнительное к авт. свпд-ву 22) Заявлено 29.01.74 121) 199172924с присоединением заявки23) ПриоритетОпубликовано 30.05.76. Бюллетень2Дата опубликования описания 06.07.76 151),1. 1,л,- С 06,1 3,Государственный квинтет Совета Министров СССР 81,34088.8) 3) елам изобретении и открытий 72) Авторы изобретенц зл(71) Заявитель Ордена Ле институт кибернетики АН инской ССР ОМБИН ИРОВАН НОВ УСТРОЙСТВОЛЯ ВЬ 1 ЧИСЛЕНИЯ ФУНКЦИЙ Изобретение относится к области автоматики и вычислительной техники и может быть использовано в управляющих системах и гибридных вычислительных устройствах для вычисления функций в следящем режиме с по стоянным шагом по аргументу.Известно комбинированное устройство для вычисления функций, содержащее аналоговый вычислительный блок, подключенный входом через цифро-аналоговый преобразователь 10 к выходу буферного запоминающего блока и соединенный выходом с входом аналого-цифрового преобразователя, выход которого подключен к информационному входу цифрового вычислительного блока, соединенного выхо дом с информационным входом буферного запоминающего блока.Недостатком известного устройства является пониженная динамическая точность вычислений, возникающая в замкнутой системе за 20 счет временной задержки информации в цифровом вычислительном блоке.Цель изобретения - повышение динамической точности.Это достигается тем, что предлагаемое уст ройство снабжено логическим элементом ИЛИ и блоком определения знака приращения аргумента, соединенным входом с выходом аналого-цифрового преобразователя и подк.цоченным выходами отрицательного, ну левого ц положптсл ного приращений соответственно к первому, второму ц третьему управляющим входам буферного запоминающего блока. Выходы отртщательцого и положительного приращений соединены также с входамц элемента И,1 И. подключенного выходом к управляющему входу ццфрогого вычислительного блока.Кроме этого, буферный запоминающий блок содержит трц регистра, входные и выходные ключи, кл)очц передачи, элемент ИЛИ ц линни задержки, причем выходы первого, второго ц третьего регистров соединены чезез выходные ключи, .правля)ощцс входы которых подключены соответственно к первому, второму п третьему управляющим входам буферного запоминающего блока, со входамц элемента ИЛИ, соединенного выходом с выходом буферного запомцнающсго блока. Входы и выходы первого и третьего регистров соединены соответственно через ключи передачи с выходамц ц входамц второго регистра. Информационный вход буферного запоминающего блока подключен через входные ключи к входам первого ц третьего регистров. Первый управляющий вход буферного запоминающего блока соединен с управляющими входамц ключей передачи с второго регистра на третий регистр, подключен через первую линию задержки к уп 1)авля)ошцм входах) кл)очейредачи с первого ре 121 стра па второй регистр и через вторую линию задержки - к управляющим входам входных клночей первого регистра, а третий управляющий вход буферного запоминающего блока соединен с управ.ляющими входами ключей передачи с второго регистра па первый регистр, подключен через третьо линию задержки к управляющим входам ключей передачи с третьего реги тра на второй регистр и через четвертую линио задержки - к управляющим входам входных ключей третьего регистра.На чертеже показана блок-схема предлагаемого устройства.Устройство содержит аналоговый вычислительный блок 1, выход которого через аналого-цифровой преобразователь 2 подключен к информационному входу цифрового вычислительного блока 3, а вход блока 1 соединен с выходом цифро-аналогового преобразователя 4. Выход преобразователя 2 связан с входом блока 5 определения знака приращения аргумента, выходы отрицательного и положительного приращений блока 5 подключены через логический элемент ИЛИ 6 к управляющему входу цифрового вычислительного блока 3 и соединены с первым и третьим управляющим входами буферного запоминающего блока 7, второй управля 1 ощий вход которого подк,почеп к выходу нулевого приращения олока 5. Выход буферного олока 7 соединен с входом цифро-аналогового преобразователя 4, а информационный вход подключен к выходу цифрового вычислительного олока 3.Буферный блок 7 содержит регистры 8, 9, 10, выходные ключи 11, 12, 13, входные к,почи 14, 15, ключи передачи 16 - 19, элемент ИЛИ 20 и линии задержки 21 - 24, Выходы регистров 8 - -10 через ключи 1113, управляющие входы которых соединены с управляющими входами блока 7, подключены к входам элемента ИЛИ 20. Входы и выходы регистров 8 и 10 соединены соответственно через ключи 16 - 19 с выходами и входами регистра 9, информационный вход блока 7 ч р "з кл 1 очи 14 и 15 - с входами 8 и 10 регистров. Первый управляющий вход блока 7 соединен с входами ключей 18 и через линии задержки 23 и 24 с входами ключей 19 и 14. Третий управляющий вход блока 7 связан с входами ключей 16 и через линии задержки 21 и 22 с входами ключей 17 и 15.Устройство работает следующим образом.Вначале вычисляют и записывают в регистры 8, 9 и 10 значения функции для значения аргумента с отрицательным приращением Х ,=Х, - ЛХ, начального значения аргумента Х, и значения аргумента с положительным приращением Х+,=Х 0+ЛХ соответственно. Затем на кождом шаге вычислений блок 5 определяет знак приращения аргумента и вырабатывает сигналы на выходах 25 - 27,Для отрицательного приращения аргумента соответствуюшее ему значение функции с регистра 8 через ключи 11 и элемент ИЛИ 20 5 1 О 15 20 2- ЗО 35 40 45 50 55 00 65 выдаегс 51 на вход ц 1 ф 1)0-с 1 нс 1 ЛОГОБОГО п 1)соб. разоватсля 4. Одновременно содержимо рерисгр 11 9 переписывается через ключи 18 на регистр 10, Затем через время, определяемое линией задержки 23, содержимое регистра 8 через ключи 19 переписывается на регистр 9, после чего через время, опредсляемое линией задержки 24, через ключи 14 на регистр 8 занослггся значение фупкци 11, вычисленное в цифровом вычислительном блоке 3, для отрицательного приращения аргумента на следлоще 1 м шаге.Для нулевого приращения аргумента соответствующее ему значение функции с регистра 9 через ключи 12 и элемент ИЛИ 20 выдается на вход цифро-аналогового преобразователя 4.Для положительного приращения аргумента соответствующее ему значение функции с регистра 10 через ключи 13 и элемент ИЛИ 20 выдается на вход цифро-аналогового преобразователя 4. Одновременно содержимое регистра 9 через ключи 16 переписывается на регистр 8. Затем через время, определяемое линией задержки 21, содержимое регистра 10 через ключи 17 переписывается на регистр 9, после чего через время, определяемое линией задержки 22, через ключи 15 на регистр0 заносится значение функции, вычисленное в цифровом вычислительном блоке 3, для пол Ожптсл 1 И ОГО и р и р с 1 И 1 е 11 И 51 21) Гм:5 ен та н 2 сле,1 м 1 оп 1 ем п 1 аге. сЬормула изобрстенпя 1. Комбинированное устройство для вычисления функций, содержащее аналоговый вычислительный блок, подключенный входом через цифро-аналоговый преобразователь к выходу буферного запомнна 1 ощего блока и соединенный выходом с входом ана;ОГО-цифрового преобразователя, выход которого подключен к информационному входу циф 1)ОВОГО вычислительного олока, соединенного выходом с информационным входом буферного запоминающего блока, о т л и ч а ю Гц е е с я тем, что, с целью повышения динамической точности, в него дополнительно введены логический элемент ИЛИ и блок определения знака приращения аргумента, соединенный входом с выходом аналого-цифрового преобразователя и подключенный выходами отрицательного, нулевого и положительного приращений соответственно к первому, второму и третьему управляющим входам буферного запоминающего блока, причем выходы отрицательного и положительного приращений соединены также с входами элемента ИЛИ, подкл 1 о 1 енного выходом к управляющему входу цифрового вычислительного блока.2. Комбинированное устройство по п. 1, отл и ч а ю щ е е с я тем, что буферный запоминающий блок содержит три регистра, входные и выходные ключи, ключи передачи, элемент ИЛИ и линии задержки, причем выходы516062 Составитель С. Казнндв Техред 3. Тараненко Корректор Л. Орлова Редактор Т. Рыбалова Заказ 1416/2 Изд Мо 1395 Тираж 864 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, )К, Раушская наб., д. 4/5Типография, пр. Сапунова, 2 первого, второго и третьего регистров соединены через выходные клОчи, управляющие входы которых подключены соответственно к первому, второму и третьему управляющим входам буферного запоминающего блока, с входами элемента ИЛИ, соединенного выходом с выходом буферного запоминающего блока, входы и выходы первого и третьего регистров соединены соответственно через ключи передачи с выходами и входами второго регистра, информационный вход буферного запоминающего блока подключен через входные ключи к входам первого и третьего реги тров, первый управляющий вход буферного запоминающего блока соединен с управЛ 5 Ощимц Входаъц и;Ючей передачи с второго регистра на третий регистр, подключен через первую линию задержки к управляющим входам ключей передачи с первого регистра на 5 второй регистр и через вторую линию задержки - к управляОщцм входам входных ключей первого регистра, а третий управляющий вход буферного запоминающего блока соединен с управяоцихц входамц ключей передачи с 10 второго регистра на первый регистр, подключен через третью линию задержки к управляющим входам ключей передач с третьего регистра на второй регистр ц через четвертую линию задержки - к управляющим входам 15 входных ключей третьего регистра.
СмотретьЗаявка
1991729, 29.01.1974
ОРДЕНА ЛЕНИНА ИНСТИТУТ КИБЕРНЕТИКИ АН УКРАИНСКОЙ ССР
БОЮН ВИТАЛИЙ ПЕТРОВИЧ, КОЗЛОВ ЛЕОНИД ГРИГОРЬЕВИЧ
МПК / Метки
МПК: G06J 3/00
Метки: вычисления, комбинированное, функций
Опубликовано: 30.05.1976
Код ссылки
<a href="https://patents.su/3-516062-kombinirovannoe-ustrojjstvo-dlya-vychisleniya-funkcijj.html" target="_blank" rel="follow" title="База патентов СССР">Комбинированное устройство для вычисления функций</a>
Предыдущий патент: Частотно-импульсное вычислительное устройство
Следующий патент: Дифференцирующее устройство
Случайный патент: Теплообменная поверхность паровоздушного теплообменника