Устройство для обнаружения ошибок в регистрах процессора

ИСАЬРЕ Союз Советсккк Соцкалкстическк,"(22 соединением заявкис тет (2 арствеккык иоритет Совета Министров СССРпо делам изобретений(53) Ъ ДК 681.326(088.8) публ овано 15.03.76. лле рытии 7 б ублнкования оп ата сания 2) Авторы н:обреенн Качанов, В. А. Кслембет, И, М, Киселев, Л. Ф, Мараховский, В. Г, Тоценко и Л. Н, Шишонок Заявит 4) УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ ОШИБОК В РЕГИСТРАХ ПРОЦЕССОРАИзобретение относится к вычислительной техничке.Известны устройства для оби аружения ошибок в регистрах, выполненные,с использованием элементов И, ИЛИ, и производящие контроль регистров по модулям 2, 3 или больше трех. Однако в известных устройствах контроля необходимо наличие специального программного блока, который обеспечивает выполнение требуемой последовательности контролыных проверок и хранения контрольного теста; кроме того, в них при,контроле по модулю 2 регистр охватывается контролем лишь по одиночным отказам и не охватывается по двойньвм, так,как при этосом оонаруживается только нечетное число отказов регистра; при кодовом методе контроля по модулю 3 не обнаруживаются любые разнотипные,двойные ошибки, вне зависимости от тогона каких позициях они возникают, не обнаруживаются однотипные тройные ошибки - одновременная потеря (ложное появление) трех единиц на любых позициях; при контроле двоичной информации по модулю су пропускаотся 1.-кратные ошибки, 1 возникающие только на тех Г позициях, алгебраическая сумиа остатков,по модулю О степеней двойки которых равна модулю контроля д или кратна ему, а вероятность пропуска 1.-кратных ошибок зависит от структуры проверяемого слова (теста), от соотношения единиц и нулей в слове и их взаимного расположения.Целью изобретения является, повышениедостоверности работы устройства. В описыва емом устройстве это достигается тем, что впем вход каждого контролируемого регистра через соответствующий элемент ИЛИ соединен с выходами соответствующих первого и второго элементов И, первый вход каждо го первого элемента И подключен к информационному входу устройства, второй, вход - к первому управляющему входу устройства, первые входы вторых элементов И подключены есо входу подачи тестового сивнала 15 устройства, вторые входы - ко второму управляющему входу устройства, единичные и нулевые выходы последних разрядов контролируемых регистров каждой пруппы соединены,соответствевно со входами первого и вто рого групповых элементов И, выходы которых через групновой элемент ИЛИ подключены к соответству 1 ощему,выходу устройства, выходы первых и вторых прупповых элементов И подключены соответственно ко 25 входам, первого и второго общих элементовИ, выходы которых через общий элемент ИЛИ подключены к выходу устройства, Это позволяет в резервном отрезке времени с помощью электронного коммутатора отклю чать регистры от основанных каналов поступления информации и подключать к цепи контроля. На входы регистров при этом одновремевно поступает одна и та же тестовая входная последовательность, Выходы регистровподключены к схемам сравнения, которые принесовпадении вырабатывают сигнал неисправности региспров ппоцеосора.На чертеже дана схема описываемого устройства.Она содержит элементы И 1 - 18, элементы ИЛИ 19 - 26, регистры 27 - 32, входы33 - 41 и выходы 42 - 44 устройства, элементИЛИ 45 и предназначена для контроляшести одинаковых регистров,процеосора,Когда на потенциальные входы элементовИ 1, 3, 5, 7, 9, 11 поступают разрешающие потенциалы (синнал 1), а на потенциальныевходы элементов И 2, 4, 6, 8, 10, 12 поступают запрещающие,потенциалы (сигнал О)на входы регистров через соответспвующиеэлементы ИЛИ 21 - 26 .поступает основнаяииформация. При поступлении на потенциальные входы элементов И 1, 3, 5, 7, 9, 11 запрещающего аотенциала (сигнала О), авходы елементов И 2, 4, б, 8, 10, 12 разрешающего потенциала (сигналы 1) на входы регистров через элементы ИЛИ 21 - 26поступает контрольная последовательность.Единичные выходы триггеров последних разрядов соединены со входами элементов И13, 15, а нулевые выходы триггеров соединены со входами элементов И 14, 16, Выходыэлементов И 13, 15 соединены со входамиэлементов И 17, 18 и входами злементаИЛИ 45. Выходы элементов И 14, 16 соединены со входами элементов И 17, 18 ивходами элемента ИЛИ 45. С выходов элементов ИЛИ 19, 20 снимаются сигналы оботказе нервой и второй групп регистров соответствевно. С выхода элемента ИЛИ 45снимается сигнал об отказе обеих групп регистров.В момент отключения регистров от шин, покоторым информация поступает в рабочий режим и подключение их к шинам, по которымподается тестовая последовательность, производится установка всех разрядов регистров внулевое состояние. Затем на вход регистров,гоеле подачи ко входу 39 устройства управляющего сигнала й, через элементы И 2, 4,6, 8, 10, 12 одноврегменно поступает тестоваяпоследовательность.Доказано, что, если при подаче тестовойпоследовательности обеспечиваются переходыО - 1 и 1 - О для каждого триггера регистра, таская последовательность является полным теетом для контроля регистра,В качестве входной последователыности достаточно испогльзовать 1, записываемую одновременно в первый разряд всех регистров.Тактовые импульсы продвигают 1 по регистрам до последнего разряда. Если все регистры исправны, то на выходе элементовИЛИ 19, 20, 45 отсутствует сигнал отказа, При наличии отказа хотя бы в одном раз ряде регистра любой группы на выходе одного из элементов ИЛИ 9, 20,появляется сигнал отказа. При:наличии отказа в обеих группах регистров на выходе элемента 5 ИЛИ 45 появляется сигнал отказа. Возможные ситуации,при контроле регистров показаны в таблице. Таблица 10 Сигналы на выходе логическихэлементовИЛИ" Гостя ние Исправны обе группы регистровНеисправна система контроля 150 0 0 0 0 0 1 О11 1.1 еиспранна Неисправна первая группа реги- стров система контролявторая группа реги 20 0 00 Неисправнастров0 1 , Неисправна10 ( Неисправна11Неисправныров 125 система контроля система контроля обе группы регист 30Описываемое устройство производит контрольную проверку регистров в резервные отрезки времени и позволяет контролировать любые опказы и обои триггера, а также локаЗ 5 лизовать отказ с точностью до группы регистров (съемного модуля) и,производить проверку части элементов устройства во время его работы.Устройство может быть использовано в ре гистрах и счетчиках процессоров в микроэлектронном исполнении. Формула изобретения 45 Устройство для обнаружения ошибок в регистрах процессора, содержащие элементы И, ИЛИ, о т л и ч а ющ е е с я тем, что, с целью повышения достоверности работы устройства, в нем вход каждого контролируемо го регистра через соответствующий элементИЛИ соединен,с выходами соответствующих первого и второго элементов И, первый вход каждого перьвого элемента И подключен к информационном вход уст 1 зойства, 55 второй вход - к первому управляющему входу устройства, первые входы вторых элементов И подключены ко вход подачи тестового сигнала устройства, вторые зходы - ко второму управляющему входу устройства, 60 единичные и нулевые выходы последних разрядов контролируемых регистров каждой группы соединены сооъветственно со входами первого и второго групповых элементов И, выходы которых через групповой элемент б 5 ИЛИ подключены к соответствующему вы)Керено Корректор Л. Дениск а юри ктор наказ )085/3 Иза. М 1174 Тираж 864ЦИРПИ Госуяарстаеяиого комитета Соаета М 1 икстрояо; лам изобретези. и открь;тиб13035, Молла, Ж.35, Раушская наб., д. 4,5 иисиое Типо:рафия, гр. Сапзз;ояа,ход устройства, выходы первых и вторых групповых элементов И подключены соответственно ко входам лервого и второго обСоставите и А Техред Т. Кол щих элементов И, выходы которых 11 ереэ общий элемент ИЛИ подключены к выходу устройства.