Устройство для управления

Союз Советских Социалистических Рвсиубликединением заявкиГосударственный квинт Совета Министров ССС иорнтет 681.326 (088,8) Опубликовано 15.02.76. БюллетеньДата опубликования описания 20.04.7 53) о делам изобретений и открытийдена Трудового Красного Знерно-физический институт 54) УСТРОЙ ЛЯ УПРАВЛЕН Изобретение относится к электронной вычислительной технике и может быть использовано прои проектировании микропрограммных процессоров с возможностями автоматической диагностики.Известны устройства, содержащие регистр команд, регистр адреса микрокоманд, память микрокоманд, регистр микрокоманд, модификатор адреса микрокоманд, узел выделения логических условий, причем, первый вход и первый выход регистра команд соединены с первым входом и выходом устройства соответственно, второй выход регистра команд соединен с первым входом регистра адреса микро- команд, второй вход которого соединен с выходом модификатора адреса микрокоманд, а выход - через память микрокоманд соединен со входом регистра микрокоманд, первый выход которого соединен с первым входом модификатора адреса микрокоманд, второй вход которого соединен с выходом узла выделения логических условий, первый вход которого соединен со вторым выходом регистра микрокоманд, а второй вход - соединен со вторым входом устройства, При организации процесса поиска неисправностей в процессоре с подобными устройствами управления, минимум безошибочно работающей аппаратуры, который определяет возможность организации диагностики с помощью программных средств,составляет значительную часть аппаратуры процессора (около 50 о/о). В результате неисправности половины оборудования процессора исключается возможность использования про граммных средств восстановления.Целью изобретения является сокращениеоборудования в режиме диагностики. Это достигается тем, что устройство содержит три дешифратора, два коммутатора, узел выделе ния контролируемых разрядов, адресную чинформационную магистрали, причем третий и четвертый выходы регистра команд через узел выделения контролируемых разрядов и первый дешифратор соответственно соедине ны с третьим и четвертым входами модификатора адреса микрокоманд, пятый, шестой и седьмой выходы регистра команд соединены соответственно со входами второго и третьего дешифраторов и первого коммутатора, второй 20 вход регистра команд соединен с выходомвторого коммутатора, третий выход регистра микрокоманд соединен с управляющими входами второго дешифратора и первого коммутатора, а четвертый выход регистра микроко манд соединен с управляющими входами третьего дешифратора и второго коммутатора, выходы второго и третьего дешифраторов соединены с адресной магистралью, а выход первого и вход второго коммутаторов соединены ЗО с информационной магистралью, Это позволя5 10 15 ет программный доступ к проверяемой аппаратуре процессора и анализ результатов воздействий осуществлять с помощью специальных диагностических команд, вовлекающихв работу небольшую часть аппаратуры процессора (полностью исключая операционное устройство) .На фиг. 1 изображена блок-схема описываемого устройства; на фиг. 2 - регистр команд,представленный форматами А, Б и В.Блок-схема содержит, регистр команд 1,регистр адреса микрокоманд 2, память микрокоманд 3, регистр микрокоманд 4, модификатор адреса микрокоманд 5, узел выделения логических условий б, дешифраторсравнения с нулем 7, дешифратор установки8, дешифратор опроса 9, коммутатор установки 10, коммутатор опроса 11, узел выделенияконтролируемых, разрядов 12, адресную магистраль 13 и информационную магистраль 14,По шине 15 осуществляется прием кодакоманды из запоминающего устройства, Шина1 б соответствует выдаче адресной части команд. По шине 17 передаются логические условия, вырабатываемые операционным устройством процессора. Модификатор адреса микрокоманд о хранит условие ветвления ы формирует адрес следующей микрокоманды, Узелвыделения 12 позволяет осуществлять формирование условия ветвления в зависимости отсостояния контролируемых разрядов (например, размер регистра неисправностей, логических условий и т. п.). Тип контролируемогоразряда задается кодом маски в поле 18регистра команд. Поле 19 регистра командсодержит код операции (КОП) текущейкоманды. В поле 20 задается адрес элементовпамяти (АЭП), который расшифровываетсядешифратором 8 в случае операции установкии дешифратором 9 - в случае операции опроса, В поле 21 регистра задается проверочный код и эталонный код - в случае операции установки и опроса соответственно. Установка проверочного кода в элементы памятиосуществляется с помощью коммутатора установки 10, а опрос их состояния - с помощьюкоммутатора опроса 11. Коммутатор 11 передает информацию из магистрали 14 на счетные входы разрядов поля 21, что равносильнооперации сложения по модулю два эталонногокода с принятым. Дешифратор сравнения снулем 7 определяет результат операции опроса, по,которому формируется условие ветвления.Регистр команд представлен двумя форматами Б и В,Работа устройства в режиме выполненияобычных вычислительных программ не отличается от работы известных устройств.В режиме диагностики управление процессором осуществляется с помощью специальных диагностических, команд: Установка,Опрос, Анализ, Ветвление. Все эти ко 20 25 30 35 40 45 50 55 60 манды, кроме конкретной части, определяющей специфику их работы, имеют стандартную часть, связанную с выборкой очередной команды из запоминающего устройства, Команды Установка и Опрос имеют формат В, Конкретная часть команды Установка включает одну микрокоманду, а команды Опрос две микрокоманды. Команда Анализ имеет формат Б и конкретная часть состоит из одной микрокоманды. Команда Ветвление, осуществляющая переход по условию ветвления, имеет формат А и практически не отличается от обычных команд условного перехода. Формула изобретения Устройство для управления, содержащее регистр команд, регистр адреса микрокоманд, память микрокоманд, регистр микрокоманд, модификатор адреса микрокоманд, узел выделения логических условий, причем, первый вход и первый выход регистра команд соединены с первым входом и выходом устройства соответственно, второй выход регистра команд соединен с первым входом регистра адреса микрокоманд, второй вход которого соединен с выходом модификатора адреса микро- команд, а выход - через память микрокоманд соединен со входом регистра микрокоманд, первый выход которого соединен с первым входом модификатора адреса микрокоманд, второй вход которого соединен с выходом узла выделения логических условий, первый вход которого соединен со вторым выходом регистра микрокоманд, а второй вход - соединен со вторым входом устройства, о т л и ч а ю щ ее с я тем, что, с целью сокращения оборудования в режиме диагностики, оно содержит три дешифратора, два коммутатора, узел выделения контролируемых разрядов, адресную и информационную магистрали, причем третий и четвертый выходы регистра команд через узел выделения контролируемых разрядов и первый дешифратор соответственно соединены с третьим и четвертым входами модификатора адреса микрокоманд, пятый, шестой а седьмой выходы регистра команд соединены соответственно со входами второго и третьего дешифраторов и первого, коммутатора, второй вход регистра, команд соединен с выходом второго коммутатора, третий выход регистра микрокоманд соединен с управляющими входами второго дешифратора и первого коммутатора, а четвертый выход регистра микрокоманд соединен с управляющими входами третьего дешифратора и второго коммутатора, выход второго и третьего дещифраторов соединены с адресной магистралью, а выход первого и вход второго коммутаторов соединены с информационной магистралью., одру ФО,ОЛР 1 И Б 1 Ф рр,у уфд,Олго Р Составитель Т. Арешев Тсхред М, Семенов Корректор А, Дзесов юрин едакт Заказ 703/9ЦНИИ Изд.1098Государственного по делам изоб 13035, Москва, Ж Подписив СССР Тип огр пр. Сапунова,(ф