Устройство для суммирования

О П И С А Н И Е (1 ц 49612 ОИЗОБРЕТЕН ИЯ Союз Советских Сониалистических Республик(61) Дополнительно вид-ву 2) Заявлено 22.02.73 (21) 1885419/18-2 М. Кл. С 061 7/3 рисоединен м заявки ЛЬ Государственный комите(23) ПриоритетОпубликовано 30.10Дата опубликования овета Министров СССРоо делам изобретений Бюллетень40(о 4) УСТРОИ ЛЯ СУММ носится к вам для обр ровании и н втоматике, а ботки, заклюоплении приНа чертеже илагаемого устроУстройство дблок преобразовпительный блоклов 3. редставлсца олок-схема прсд 1 ства для суммирования, ля суммирования содержит ация инсбормации 1 и нако, состоящий из разрядных узширокиех устрой 2) Авторы изобретения А. С. Абрамов, В. Г Изобретение от аименно к устройст ачающейся в сумми акращений.Известны устройства для суммирования, со держащие блок преобразования информации и накопительный блок, состоящий из разрядных узлов, причем в блоке преобразования информации выход распределителя импульсов соединен с управляющим входом комму татора, выход которого присоединен к первому входу сумматора, выход сумматора соединен с входом регистра обратной связи, выход которого соединен с вторым входом сумматора, при этом каждый разрядный узел накопи тельного блока состоит из переключателя, регистра, первого элемента ИЛИ и дешифратора, выход которого соединен с управляющими входами переключателя, первый вход дешифратора соединен с выходом распредели теля импульсов блока преобразования информации, а второй вход дешифратора подключен к первому входу устройства, выходы регистра соединены с первой группой информационных входов переключателя, первая группа вы ходов которого через первый элемент ИЛИ соединена с соответствующим выходом устройства,Недостаточно функциональные возможности таки ств не позволяют 30 производить обработку информации с фазоимпульсцым признаком различения состояний и неравномерным периодом следования.Цель изобретения - расширение функциональныхх возможностей устройства ц увеличение его быстродействия.Это достигается тем, что в предлагаемом устройстве в блок преобразования информации введен буферный регистр, а в разрядный узел накопительного блока введены второй элемент ИЛИ и регистр сверхоперативной памяти, при этом входы буферного регистра подключены и второму, третьему и четвертому входам устройства, а выходы - к информационным входам коммутатора, выход сумматора блока преобразования информации соединец с входом регистра сверхоперативной памяти, выход которого соединен с второй группой информационных входов переключателя, вторая группа выходов которого соединена с входами регистра и через второй элсмент ИЛИ с входами регистра сверхоперативной памяти следующего разрядного узла.20 В блоке преобразования информации 1 выход распределителя импульсов 4 соединен с управляющим входом коммутатора, вь.ход которого присоединен к первому входу сумматора 5. Выход сумматора 5 соединен с входом регистра обратной связи 6, выход по;леднсо соединен с вторым входом сумматора 5, Каждый разрядный узел 3 блока наког)ления 2 состоит из переключателя 7, регистра 8, элемента ИЛИ 9 и дешифраторя 10.Выход дешифратора 10 соединен с управляющими входами переключателя 7, первый вход дешифратора 10 соединен с выходом распределителя импульсов 4 блошка преоорязовяния информации 1, второй вход дешифряторя 10 подключен к входу 11 устройства. Выходы регистра 8 соединены с первой группой информационных входов переключателя 7, первая группа выходов которого через элемент ИЛИ 9 соединена с выходом 12 устройства.Кроме того, в блоке преобразования информации 1 входы буферного регистра 13 подключены к входам 14 - 16 устройства, а выходы этого регистра 13 соединены с:,1 нформационными входами коммутатора 17, Выход сумматора 5 соединен с входом регистра 18 сверхоперативной памяти, выход которого .подключен к второй группе информационных входов переключателя 7, вторая группа выходов этого переключателя соединена с входами регистра 8 и через элемент ИЛИ 19 с входами регистра 1 сверхоперативной памяти следующего разрядного узла.Устройство работает следующим образом.Входная информация с фазоимпульсным признаком различия состояний и неравномерным периодом следования по трем каналам через входные клеммы 14, 15, 16 устройства и буферный регистр 13 поступает на вход коммутатора 17. Последний по про"рамме, вырабатываемой распределителем импульсов 4, последовательно подключает каждый из каналов к одному из входов сумматора 5. Ня другой вход сумматора 5 поступает информя);ия о предшестзующем значении приращения, хранимая в регистре обратной связи 6. Сформированное сумматором 5 положительное и.1 отрицательное единичное прнря)пение поступает на вход рсистр 1 18 сВерхоперятнвн 011 памяти первого разрядного узла 3 блока 2, который содержи один разряд. Ре; истр сверхоперативной;ам Ргн является Об)цим для всех каналов, ПО сигня:ям распрсдслигсля импульсов 4, поступающим в разрядные узлы 3 блока 2 ня входы дсш;1 ф 1)яторов 10, Осуществляется запись;шформацин из регистра 18 сверхоперативной памяти посредством переключателя 7 в соответствую 1 ций разряд регистра 8, которь:й содержит по одному разОяду на ка)кдый кян 11 л.Переключатель 7 состоит пз трех многофункционял)нь:х и 11".у льсных ус)1 лР 11 слс 11-ком 2; 30 зз л 4,) )о Эд )о мутаторов режимов записи - чтения, Сигнал переноса, образованный в процессе интегрирования с выхода соотвстству)оп)его разряда ре Растра 8, черсз р 11 на 1 лс)1 ян 1 ий данноъ 1 у каналу многофункциональный импульсный усилитель переключателя 7 и элемент ИЛИ 19 постуя сГ н 1 след 1 10 НИЙ ,) я зр яднь й узел О, О. ка 2.По истечении времени интегрирования по команде Считывание (код адреса считывания поступает в накопительный блок 2 с входа 11 устройства) с помощью дешифратора 10 информация, хранимая в соответствующем разряде регистра 8, через тот же самый принадлежащий данному каналу многофункциональный импульсный усилитсль переключателя 7 и элемент ИЛИ 9:1 оступает на вьходпу)о клемму 12. Предмет изобретения Устройство для суммирования, содержащее блок преобразсвания информации и накопительный блок, состоящий из разрядных узлов, причем в блоке преобразования информации выход распределителя импульсов соединен с управляющим входом коммутатора, выхо,1 которого подключен к первому входу сумматора, выход сумматора соединен с входом регистра обратной связи, выход которого соединен с вторым входом сумматора, при этом каждый разрядный узел накопительного блока состоит из переключателя, регистра, первого элемента ИЛИ и дешифратора, выход которого соединен с управляющими входами переключателя, первый вход дешифратора соединен с выходом распределителя импульсов блока преобразования информации, а второй вход дешифратора подключен и первому входу устройства, выходы регистра соединены с первой группой информационных входов переключателя, первая группа выходов которого через гервый элемент ИЛИ соединена с соответствуюши:) выходом устройства, отличающееся тем, что, с целью расширения функциональных возможностей, в олок преобразования информадии введен буферный регистр, я в разрядный узел накопительного блока введены второй элемент ИЛИ л регистр сверхоперативной памяти, при этом входы буферного регистра годключены к второму, третьему и четвертому входам усгроиства, а выходы - к информационным входам коммутатора, выход сумматора блока преобразования информации соединен с входом регистра сверхоперативной памяти, выход которого соединен с второй группой информационных входов переключателя, вторая группа выходов котороо соединена с входами регистра и через второй элемент ИЛИ с зходами регистра сверхоперативной памяти следующего разрядного узла,орректор О,на едактор Е, Карауло Заказ 200/6ЦР 1 ИИП оставитель Э. Сечина Техред М, Семенов Изд, М сударств 035, Моспо дел 1925 Тираж 679 нного комитета Совета Минис ва, Ж.35, Раушская наб., д. 4 и изобретений и открытий ография, пр. Сапунов ПодписиСССР