Многофункциональная логическая схема

О П И С А Н И Е 1)49 ОИ 9ИЗОЬЕЕТЕНИЯ Союз Советских Социалистических Республик) 1016252, 18-24 о 14.05.73 (2 22) Заявл рисоеднненнем заявк: Государственный комит Совета Министров ССС по делам изаеретений и открытий) МНОГОФУНКЦНОНАЛЬНАЯ ЛОГИЧЕСКАЯ СХЕЧАг геры 1 - 4. Едпич и ь с Входам; Выходнь Мно 0(1)уикцнональн 1 я,10 Гн 1 еска 51 схс)1 я Отиоснтс 5 к 00;асти Вынсл)тельнон техники н может быть использована в качестве элемента памяти, задержки, регистра сдвига, схемы синхронизации, счетчика импульсов, дешифратора логического элемента в вычислительных машинах и устройствах автоматики на интегральных схемах.Известна многофункцнопальная логическая схема, содср)каця 51 элементы И, триггерь. 10ЦСЛ 1 НЗООРЕТЕНИ 51 - УПРОЩЕИИЕ УСТРО 1 СТВЯ Это достигается тем, что схема содср)кит элементы ИЛИ, причем единичные выходы триггеров соответственно соединены с первымн входами четырех выходных элементов 11, 15 вторые входы первого н третьего, вторсго и четвертого выходных элементов И - с первым н вторым управляющими входами с.(емы, единнчные входы первого и третьего триггеров подсоедннены соответственно к выходам 20 первого и второго входных элементов И, а единичнне входы второго н четвертого трнггсров - к выходам первого и второго элементов ИЛИ. Нулевые входы первого н третьего, второго )и четвертого триггеров подключены 25 соответствешю к третьему и четвертому управляощим входам схемы, первые входы первого и второго входных элементов И соединены с первым н вторым единичными входами схемы, а их вторые входы - с пятым уп;я 13 Л 51 Юц 1 м 13 ходс:. 1 С 1)вьС ВходЫ нс)13 ОГО и13 торого элс)ентов 11 .11 подклю 1 снь к 13 ых)я 13 н)13 ОГО 11 111(;10 О нрявл 5110 н 11 х Э,1 С 31 с 11 Т)131 1. я Вт 0111 . с Входы к 13 ы ходя 311)с)1 сг) н чст.я ГОГО Входных элемснто:3 11,НС 1)13 ЫС 3 ХОДЬ 1 КОТО)ЫХ НОДССЕД 1 НСНЫ и Н 1 ССТОмч 3 нР 11)ЛЯонС)1 3 хо;ч схс)111, Я 13 тс 1)ье )ходы - и третьсму н чстьсртому ед:1:1:;ым гхо;111 ч схемы соот.)етст 13 с:1 но. Еди:111111 С Выходыпервого н ,рс)ьсг) трггеров связаны с нерВЫ 31:1 ВТОПЬ 13 ВХОДЯМН Н 51 ТОГО ВЬ 1 ХОНС 1 О Э,1 Смс 1 я 1, к т)сте)1 Вход 3 котороГО н 1)дключе:1 Вьход третье: О управляюего элсмснтя И;Оедннен:нй с первым гходо) нерв)ГО ун)яв,яюцсГО э,с)1 снл 1 11. 1 у,свьс 3 ыходы иср 30 Г 1 т 1)стисни О тр:Ггеров сосдисньСООТВСТСТВСННО С НЕ 1)ВЬ 131 ВХОД 03 В 01 ОГО 31.равляк)щего элс)1 ет 1 11 1 вторыч вхо;очпервого 3 нравляюн,егя элемента 11. Втс)оии трстнй входы Вгорсго управляющего элемс)1 тя 11 подключены соответствешо к тпетьсмуи второму входам пятого выходного элемента 11.Ч К) 3 ЬНОЛ 11 СН,1 Е НОЗВОЛЯСТ Ч 11,)1)СТНТ 1) СХСму, рясн:иргиз 110: этом ее функционал нисвозможности.Многоф 3 икцоияльия логическая схсчя нр:1 ведена на чертеже.Схема содсржнт тр,СВыхОДЫ 1 Х СОСДНСНЫл . ( н элементов И 5- 8, Вторыс входы элементов 11 5, 7 - с управляющим 1)холох 1 9, я вторые холы элементов И 6, 8с спр)ВЛ 5 и 0151 из ходом 10. Выхон 1 элементо И 5 - 8 )и,1- сослиисиь к ел)пичным выхолям 11 1) схсзы, имлеВыс Вход 1 тпиГГсрОВ 1, 3 - к уира 13- ляющему входу 15, и пулевые холы Грпггс;)ов 2, 4 -- к управляющему зходу 16. Единичныс входы триггеров 1, 3 подключены к выходам элементов ИЛ 11 17 18, СЛ ППЧ)ЫС ХОЛЫ тРНГГСРОВ , 4 - КЫХОЛсХ элс)спг(В 11 )9, 20. С )хцлс)з: .Лсмеитсч 11,1 И )7 сязяиы выходы э(С)Сичо 11 21 " 1 с холамэчемспта 11111 18 Выходы элементов 11 23, 2-. 1( ол 3 м:1 1)хцло)3 элсх,енто 11 19, 20:олсоелписи уиралян ЧХгс ЭЭ),Р, 1)1 В:ОЧ, , Е 1,11)холь 26, 27 схе.11. К ц;1 нм зхол;1) э,(мс 31- 3 ов И 21, 23 подключены сдипичныс входы 28, 29 СХЕМ 1, с) К Л)М 1) ХО.яЗ Мпрс 15,5 Н) щий вход 30.1( входам элс.(1 спс 1 И 22 подключен нулевой )пхол триггера 2 п выход эчсмснта И 31, входы которого соединены с единичим входоз 1 28 и управляющим )зходом 32, к входам элемента И 24 - единичный выход триггера 2, нулевой выход триггера 4 п выход элемента И 31, Выход 33 схемы соединен с выходом элемента И 34, к входам которого подсоединены единичные выходы триггеров 2, 4 и )зыхол элемента И 31.Путем соотст;твующсгц кцлировяип; 15 хц;3- П Ь.; (ПГН сЛОВ Ис) сИ р(1 ВЯЮН(нх 1)хцдс)Х,), 10, 15, 16, 25, 30, 32 и ели 1 пыххолах 26 2,) 11 рЕЛс(ЯГЯЕ:с ) 1 О СХЕ.)1) МОЖПО ПЯСТрс 1 ВЯТ ИЯ выполнение одной пл сгедуОп(их основных фу 3 кцн 1: ячейки однородно структу)ы; Оисратнвюй памяти вычислительной мянипц ем(ость".О 4 бпт с иеио.",(лствспиОЙанись (. с1В с 1 1 11 С М 1Л1 Л 1 Е 51(.К(2 бТ ; с С1, - РЕХРс 1:351,1 ОГО ПЯРс 151;)С,1 И 01 Зс)10)1 ис 103(.1( регистр нли двух лвухразря,цых рсгнсрц 3; лву.(рярял)цго четырсхтяктного слвигоцгц РСГС 1 с 1 11511 С 11 РСХРЯЗ 5 Л 110 Г( с(Т 11 РСХ 1 с 1 К - ПОСО С;11)ИГ 01)ОГО РС 11 СТРЯ (ПОЛ 01311 Я); Ч(.11- Рсх ,Яз Р 51 дпцГО 1 с 1 ы Рсхтс(кпо ГО Рс сп Р(.,1 с)1;т.- (151 И;ИГЬСЦВ ПГ 1 П ВОСМ и 0;1 )РсЛИЦ ГО С 11 РСХ- тактиого распределителя импульсов (иоловп с 1); ДВ) Хтс)3 П 10 ГО ЭЛЕМЕИТЯ Зс)ДЕРЖИ -- РСЛС ВРСМЕПИ; НИОГОВХОДОВЫХ,ОГ 3 сЕСКИХ ЭЛЕМЕптО И, И-Н,; двухразрялного четырехтяктного счет икя импульсов; схемы синхронизации импульсных с)(гпалов; полного лвухразрял.ого дешифратора.ПСрСс 11 СГ(е 111 ЫС (1)11(11 )С(,11;3) 1 ГС 5 Сл(.- ЛуОи)из Оорязом.Ф11 к и 1 51 51 1 с 1 к 1л 1 ц ) ( л0с 1 р у 1 т у р ь. (. ОвокуиОс Гь хпОГцфмик 1(иц. ПЯГИИЫХ ГЦГ:1 ЕСКИХ (.Х(.М, СО(.,1:ИЕПИЫХ )СЖ;М собой В В: лс реп;еткп, оцрязуст Гдюролиую СТ)ЗУКХ РУ, ПРИ 1 СЗ 1 КсКЛЯЯ Г)ЦГИ 1 ССКс 151 СХС)111 Я 35,5 СТС 5 511 СКОЙ СТР( 1 ТХ РЬ 1, (.,ИГНЯЛ 1 01ССДИПХ ЯЧЕСК НЧИРИМЕР От Еть)РСХ) ПО,11 ОТ- ся ия пРЯ 515 иои(и( 13 хцл 11,), 10, 2.)О. (.,игис)- лы с 1)ь)холов 111иостуиянт. 13 Г 13,)н о рель, 1)а управляющие входы 9, 10, 25, 30 окружающих соседних ячеек. Выход 33 схех)ь 1 соединяется с управляющими входами 32 со.седих ячеек. Управляющие входы 15, 16 иси(льзуОтс) лля установки ячеики в пугевое состояние или для псключе)ня связи двух я:еек, межлу которыми находится ляпная ячейка. Иялпчпю связи между ячейками .оот- СТСТВХ Н)т СдпппсНЫЕ СОСТО)НИЯ ТРИГГЕ)ОВ;1 сл 1 тсл(.м (Л 11(ц 5 пц( Гс ксждцй псси 3 сиИпфОРМс)нпп ПРс(ХЦЛ.13 О 310 Кя 13 с)5 Гп СОЦ. ВО1)СС 3 НП(ПХ ТР;гГ РЦ)5 Х 1 ЦГОф)111;)И;1 1,ИОН490119 Таблица 4 Уиравляюгцие входы распределитель импульсовэлементзадержки регистр сдвига Управляюгцие входы 25,; 30 9,; 10 г 256 3015 г, 16 г 15 г.: 16 г2530 г 9. 1 О 25 г, 3015,; 161 15,; 16 Т,11 аименование сигналаэлементзадержки 15 регистрсдвига Тг Тг 30 1 О 3016 1625 9 2515 159 О 25 30 9 1032 32 15, 16, 32 Т,ТгТ 4Единичный уровс)в Нулевой уровень 9,; 10,; 25,; 306 96 10,9 г; 10 г 25 г, 30 г 9 г, 1 Ог Едкиичный уровень 11 улсво 11,уровень водят, в этом случае достаточно лвухтактиой серии импульсов.На единичный вход 27 подают, в зависимости от назначения, сдвигаемую информацию (сдвиговый регистр), импульсный сигнал 5 (распределитель импульсов) либо единичный скачок (элемеит задержки), На управляющие входы поступают тактовые ихпульсы Т, - Т 4, единичный и нулевой уровни в соответствиц с табл. 2.Таблица 2 Для увеличения количества разрядов всдвиговом регистре, распределителе импульсов или в элементе задержки необходимо объединить по управляющим входам 9, 10, 15,1 б, 25, 30, 32 требуемое количество многофункциональных логических схем, соединенных в соответствии с табл. 1, а также соединить единичный выход 11 каждой предыдущей 30схемы с единичным входом 27 последующей.Многофункциональная логическая схема может быть использована в качестве половинычетырехразрядного четырехтактиого сдвцгового регистра, восьмиразрядиого четырехтактно.го распределителя импульсов, элемента задерккц - реле времени. В этом случае необходимо соединить четное количество (минимум две) логических схем. Сдвиг информацииосуществляется вследствие того, что сд)шцчцый выход каждого цз четырех разрядов цсчстцой многофункциональной схемы соединяется с сдцццчцым входом следующего разрядачетной многофункциональной схемы, а единичный выход каждого из четырех разрядов четиой схемы - с едцц)цшым входом соответствуОщсг 1) разряда нечетной схемы, Прц этоминформация поочередно переписывается цз нечетных схем в четные 11 обратно. Для выполиеция указанных фуцкцш необходимо попар Оио сослцццть елцццчцые входы и выходы нечетной и четной мцогофуцкциоцальцых логических схем, обозначенных соответственно с индексами 1 ц 2, в соответствии с табл. 3,Таблицаз Единичные входы и выходы нечетной логической схемы 271 291 26 28 141 13, 12,Единичгиыс входы 60 и выходы четной логическои схемы 14 г 13 г 12 г 11 г 29 г 26 г 28 г На единичный вход 27 четной лопческойсхемы подают, в зависимости от назначения,сдвигаему)о информацию (сдвпговый ре гистр), импульсный сигнал (распределитель импульсов) либо едцничиый скачок (элемент задержки - реле времени). На управляющие входы поступают тактовые импульсы ТТа, Та, Т единичный и нулевой уровни в соответствви с табл, 4. 321, 32 г 326 32 г ои 16 ц 15 г 16; 326 32 гДгя увеличения количества разрядов следует объслиццть соответствующие управляющие входы четных ц пе стц 11 х схем в соответствии с тяОл. 3 ц 4, Я также СОСДи 11 цть сДццц 1 цый Выход 1 КаКдои цс 11 стцоц .1 и)Гос)х ц 1 сццоцальцой схемы с единичным входом 27 следующей четной многофункциональной схсмь 1.Таким образом, многофункциональная логическая схема позволяет реализовать ца цей функции двухразрядцого регистра сдвига, чстырехразрядцого распределителя импульсов ;1 ЦОО ЭЛЕХЕЦТЯ ЗЯДСРЖКЦ И ДЯСТ ВОЗМОЖЦОСТ наращивать кол:1 чество разрядов путем ш)слсДОВяте;1 ьиого соединения хцогофу 11 кццоца,1 ьцых логических схем. Кроме того, логическая схема моест служить половиной 11 еты 1)сх 1)13- рялцого регистра сдвига, восьмцрязряд ого распрелслцтеля импульсов либо элемента задсрккц, п 1)цчех для реялизаци 11 пс 1)ечцсг 1 еццых функций и увеличения количества разрядов проводят параллельно.послсдовательцос соединение мпогофуцкпцоцальць 1 х схем.Мцоговхоловыс логические элем е и т ы И, 11-1-1 Е. На управляющий вход 1 б поступает единичный уровень, ц ця выходе 33 реализуется функция И от перемеццых, подагцых ца входы 25 - 28, 32 многофункциональной лопческой схемы. Состояцце остальных входов многофункциональной логической схемы безразличное, едццичц с выходы 11 - 14 схемы це используются. Для увеличения количества вколов схемы И к входам 25 - 28, 32 выходной логической схемы подключают выходы ЗЗ лрупгх логических схем, ца входы 25 - 28, 32 которых подают переменные, подлежащие логическому умножению..:1 ля реализации мцоговхоловой схемыИ-НЕ кроме соедшенцй, описанных лля схемы И, подают единичный уровень ца входы 9, 29, 30 выходной схемы, а выход 33.дивичии уровень Нулевой уровень выходной мпогофупкциоиальпой логической схемы соединяют с управляюцим входом 15. При этом ця выходе 13 реализуется функция И-Е-ЕЕ от иеремеццых, подяицых па входы 2528, 32 выходной логической схемы илп ня входы 25 - 28, 32 мпогофупкпиоиальиьх с.сем, ослгпепиых Выхдами 33 с входам 1 25 28, 32 выходиоц мцогофупкпцопялыой лп пчсс Ко 1 СХСХМЬ.Двухрзрялпьй чстырехтяктп 61 с ч е тч и с и и и мл ь(. 0,1151 построе,ия счетчика импульсо иеобхолимо сое;и- пить слппичиые входь и выходы мпогофуик. цц)пальцой лопгчсской схемы оотвстствц: с табл. 5. Г.линииыс выходы лопясско схемы3.л)иичиые в.(олы логической схемы ЕЕЯ упр)вл 5 пощце Входы миогофупкцпопаль - 1Й схс) ы 1 ОдаОт (сть )ехтя ктую сю 1 ) - 10 СОВ Т), Ть Твь Ть с ии;чпьп и и),сои УРОВП П В СОЧЫЕГСТВИИ С Г 10 Л. ). Гв.оли:)и сеи(1 ими) лысов) 28 , 6 Т, 1 .линичивй ) )овеиь 32. Ч, 1 О улевой уро(вень 30Состоппе хола 29 безрязличОе.При таком соедцпеиип и кодпровяиии Входов миогофуикццоияльцяя логическая схема Оорязуст лВухрязр 51 лиый реГпср из ГрпГГс)О 1, 3, 1 я котором происхОлит (чет ппфорх 1)ц)и посредством элементов И 3. 22, 24, и регистр хрясиепия из триггеров 2, 4, перепись пп(рормации ь которые происходит через элементы 11 19, 20, Сигнал переполнения лвухразрядиого счетчика формируется пя элемеите И 34 п поступает па выход 33 мцогофупкцпоияльиой логической схемы.3151 увсличсиия количества разрядов с:сгчикс Обсьсдиияют тресгусмое количество лоп- ческих с:сем ио входам 16, 25, 15, 32, 9, 1), 3) и Выход 33 с 1 ждоп прельлги( Й .(пОГОф,икпюпялыпгй схемы сослпяют с холо 28 ;- следуопей.П О Г ц ь и ; В м .; р я 3 р 51,ч и ь ис и1 (1)- р 11Ор. 111 уи ряВГ 51 100 пс и с; 1 ьс хо;.1 схем полаот вход,ье исРс)еп;ьс,),Ль Лв Хь сл,и,и иый и целевой мр(гв,1 В оосп)с( гвц:1 с табл. 7. При этом каждому из четырех возможныхнаборов входцых переменных соответствует цяличцс сигнала иа одном из единичных выходов мпогофупкциоиальиой логической схемы 5 В сч)оетствип с. табл. 8. Номер выхода,абор вхолных перееинв)хО Х),) Ха :(аниохсвходноа набоос Схем;1 пих ров пзяцпи поспело.В; ГСЛЬПОСп ИМИУЛЬСПЫХ СПГПЯ- л о . Принцип действия схемы сиихроиизаци Осиовяп и 5 сппхриОЙ записи ВходпОГО сиГ пала в триггер 1, переписи его в триггер 2 первым тактовым импульсом, сппхроипым счцтывяипсм иифс)рмяцпп с григгера 2 торым г) ктвы х и )ил ьс х с О,и Овремеи п 1 м соросом Грпп еря 1. риггер 2 зятем ооиуляется треть:и тя ктовы м:м )ульсом.Е с51 В ь 1107с51кс х е 51 ы сх 1) 01- зацип исобходи)10 соедпппт сд:пичцые вы.соды лиогоупкциопс)льпо л(и пиеской схемыссе вхо;ямц В соовстс гиии с таол.,). 35 1 )(и")чс "хо и ")Г)" Р" с. .Ь) П р и э ГО)1: я х;ь схы ВО;я и)т т)ех 3 кп)ю ссрпн) и)и,ль(0(1; l,; 1 поссСГ 0 ягсльпс(Г Вхо,пьх импульсов Л, слцпичпыйпмлес)ропп и В с 01 Ветствп (. 1 яол. 10. 32, 1555 При эГО сцхропп:)провиВье:1 хцугисыспим)пот с Вьхола 12 х ВОГОф) пкцпоиа 1 ьиОЙлемы. Состояпця с"т)льиьх холов с.семыбезрязличиые, Вьхо;ы;с указаипыс в табл. 91., и (1 С и О, и ,50 Т С 5 .60 1 рслмсг изобрстсппява, схема содержит элементы 11 Л 11, причем единичные выходы триггеров соответственно соединены с первыми входами четырех выходных элементов И, вторые входы первого и третьего, второго и четвертого выходных элементов И подключены соответствепно к первому и второму управляющим входам схемы, единичные входы первого и третьего триггеров подключены соответственно к выходам первого и второго входных элементов И, а едипичиыс входы второго и четвертого триггеров - к выходам первого и второго элементов ИЛИ, пулевые входы первого и третьего, второго и четвертого триггеров подключены соответственно к третьему и четвертому управляющим входам схемы, первые входы первого и второго входных элементов И соединены с первым и вторым единичными входами схемы, а их вторые входы - с пятым управляющим входом, первые входы первого и второго элементов ИЛИ подключены к выходам первого и второго управляющих элементов И, а вторые входы - к выходам треть 5 10 15 20его и четвертого входных элементов И, первыс входы которы.; подключены к шестому управляющему входу схемы, а вторые входы - и третьему и четвертому едпипчиым входам схемы соотвстствеиио, едиии гиые выходы первого и третьего триггеров соединены с первым и вторым входами пятого выходного элемента 11, к третьему входу которого подключен выход третьего управляющего элемента И, соедииенпый с первым входом первого управляющего элемеггга 11, нулевые выходы первого и третьего триггеров соединены соответствеиио с первым входом второго управляющего элемента 11 и вторым входом первого управляющего элсмсита И, второй и третий входы второго управляющего элемента И подключены;оответственно к третьему и второму входам пятого выходного элемента И, первый вход третьего управляющего элемента 11 подключеи и третьему единичному входу схемы, а второй вход - и седьмому управляющему входу.