Интегратор

О П Н-Й.Е ИЗОБРЕТЕНИЯ Союз Советских Социалистических республик(23) Приоритет Гасударственный немет Гзвета Мнннстров ССС ео делам нзооретеннй н отнрытнй(71) Заявит йбышевский поли 54) НТЕГРАТОР ройства в анвдержаший е .содных ключа, инилители,налов, цифатель, интегрнрый счетчик.ды входного клюнно с входами и бретение относится к вычислительнои технике.Известен интегратор, ной, выходной н два рвзр тегрирующнй и суммирую формирователь управляюш ро-аналоговый преобразов ющий усилитель и двоичнПервый н второй выхо ча соединены соответстве первого и второго интегрирующих усилителей, а выходы последних через первый ивторой входы выходного клюца подключенык одному из входов суммируюшего усилителя и одновременно к двоичному счетчикучерез первый и второй управляющие входыформирователя управляющих сигналов, двауправляющих выхода которого подсоединенык входному и выходному ключам, а дввдругие через. разрядные ключи к упрввляюшнм входам интегрир.оших усилителей.Двавыхода двоичного счетчика подключены через соответствующие входы цифро-аналогового преобразователя к входам суммируюшего усилителя. Выход суммирующего усический институт им, В, В, Куйбышева лнтеля является выходом устлоговой форме.Цель изобретения - угощение устройства н повышение его надежности, благода- Ь ря устранению аналого-цифровых узлов.Достигается это благодаря тому, что интегратор содержит интегрирующий усилитель, в цепь обратной связи которого последовательно с конденсатором включен ключ, диф 10 ференцивльньтй усилитель, выход которогочерез ключ соединен с входом первого интегрирующего блока, в его выход подключен к одному входу сумматора, второй вход сумматора подключен к пороговому устройа ству, выход которого соединен с входомуправления. Выходы блока управления подклточены к входу ннтеГрируюшего усилителя и к управляющему входу второго интегрируюшего блока, другой вход которого соединен с источником входного сигнала.На чертеже приведена блок-схема предлагаемого интегратора. Источник входного сигнала 1 через интегрируюший блок 2 соединен с одним входом сумматора 3 и о- Яроговым устройством 4, выход которогоподключен к блоку управления 5, связанного с управляющим входом интегрирующего блока 2, а также с управляющими входами ключей 6,7. Один из выходов блокауправлечия 5 соединен с входом интегрирующего усилителя 8, в цепь обратнойсвязи которого включены последовательно соединенные конденсатор 9 и ключ 7, выходусилителя 8 подключен к рдному входудифференциального усилителя 10, соединенного через ключ 6 с интегрирующим блоком11, выход последнего соединен с вторымивходами дифференциального усилителя 10 исумматора 3, с клеммы 12 которого снимается выходной сигнал.Устройство работает следующим образом. Интегрирующий блок 2 интегрируетвходной сигнал источника 1. В момент, когда напряжение на выходе интегрирующегоблока 2 достигает заданного уровня, срабатывает пороговое устройство 4. В результате с порогового устройства 4 задаетсяимпульс на запуск блока управления 5, который замыкает ключи 6, 7 на входусилителя 8 поступает импульс заданной амперсекундной площади, в результате чегоконденсатор 9 заряжается, Полярность импульса зависит от полярности выходногонапряжения блока 2,Напряжение с выхода усилителя 8 сравнивается с помощью дифференциального уси - лителя 10 с напряжением на выходе интегрирующего блока 11, При наличии разницыразностный сигнал, усиленный усилителем10, интегрируется блоком 11 до достижения момента равенства, при этом напряжение на входе интегрирующего блока 11 становится равным нулю.Одновременно с замыканием ключей 6,7 и подачей импульса на вход усилителя 8блок управления 5 переводит интегрирующий блок 2 на новый цикл интегрирования.В этот момент.: напряжение на выходе интегрирующего блока 2 скачком падает донуля, а на выходе интегрирующегоблока 11практически скачком возрастает так, чтосигнал не выходе сумматора 3 оказывается все время пропорциональным интегралуот входного напряжения.В следующий момент ключи 6, 7 размыкаются. Напряжения на блоке 11 и конденсаторе 9 запоминаются. Вследствие дрейфа и утечек входны." каскадов напряжениена интегрирующем блоке изменится. Длявведения поправки блок 5 на короткоеврмя замкнет ключи 6, 7 и усилитель 1 устранит рассогласование, после чего ключивновь разомкнутся.При новом переполнении интегрирующего блока 2 вновь замыкаются ключи 6, 7 1 О: подает я импульс на вход усилителя 8,осу ществляется переход интегрирующего блока 2 на очередной цикл, после чего ключи 6, 7 замыкаются. Чер з определенныеинтервалы осуществляет"я коррекция напря жения на выходе блока 11 и т.д.Если суммарное время, необходимоедлякорректировки интегрирующего блока 11,сделать достаточно малым по сравнению свременем интегрирования входного сигнала, 20 то практически максимальное время интегрирования будет определяться емкостьюконденсатора 9, а также сопротивлениямиутечки ключа 7 и конденсатора 9. Даннаясхема может успешно применяться дляточного интегрирования как быстро, так имед-,ленно гротекаюших процессов. 1 аксимальноевремя интегрирования более 1.0 /сек. П едмет изобретенияр30Интегратор, содержащий интегрирующиеблоки, сумматор;.блок управлени., пороговое устройство, ключи, управляю,дие входыкоторых подключены к выходу блока упраЬИ ления,отличаюшийсятем, что,сцелью пое%ышения надежности и упрощения конструкции интегратора, он содержит интегрирующий усилитель, в цепь обратной связи которого последовательно с конденсеторомф включен ключ, дифференциальный усилитель,выход которого через ключ соединен с входом первого интегрирующего блока, выходкоторого подключен к одному входу сумматора, второй вход сумматора подключен к4 пороговому устройству, выход которогосоединен с входом 1 лнка управления, выходы блока управления подключены к входуинтегрирующего усилителя и к управляющему входу второго ингегрируюшего блоке,другой вход которого соединен с источником входного сигнале,оставитель И. Шелипо Редактор Е, Гончар ицкая Корректор Техред, Гоксич Подписно Тираж каз 111 жгород, ул Ю.Гагарина 101 Филиал ППП Патент ЦНИИПИ Государственного ко"ятета Совета Минисров СС по делам изобретений и открытий 113035, Москва Ж, Раушская наб., д. 4/5