Цифровой интегрирующий вольтметр

Номер патента: 1093984

Авторы: Круглов, Леонов, Максимов, Маслова

Есть еще 5 страниц.

Смотреть все страницы или скачать ZIP архив

Текст

СОЮЗ СОВЕТСНИХСОВИВПНа иРЕСПУЬЛИН 01 К 19/ ГОСУДАРСТВЕННЫЙ НО 00 ДЕЛАМ ИЗОБИГГЕНИ ОПИСАНИЕ ИЭОБРЕТН А ВТОИНФДУ СВИДПВЬСТВУ Леонов,лов льство СССР5, 1982(54)(57) 1. ЦИФРОВОЙ ИятЕГРИРУЮЩИЙВОЛЬТМЕТР по авт.св. В 974287, о тл и ч.а ю щ и й с я тем, что, сцелью повышения точности.измерения ирасширения функциональных возможностей, в него введены шесть ключей,двадополнительных интегратора, компаратор, два запоминающих устройства,два аттенюатора, два фазовращателя,преобразователь фаза - код, формирователи суммарного и разностного сигналов, причем первая и вторая входные шины соединены соответственно спервым входом первого аттенюатора,входами первого и второго ключей, выходы которых соединены с первым входом второго аттенюатора, второй входкоторого соединен с выходом первогозапоминающего устройства и с вторымвходом первого, аттенюатораа выходыаттенюаторов соединены с входамипреобразователя фаза - код и с первыми входами соответствующих Фазовращателей, вторые входы которых объединены и через последовательно соединенные второе запоминающее устройствои третий ключ соединены с выходомпреобразователя фаза - код, а выходы соединены соответственно с первымивходами формирователей разносткогЬ и суммарного сигналов и. с первыми входами четвертого и пятого ключей, вторые входы которых соединены с общей шиной, а выходы - с вторыми входами формирователей . суммарного и разностного сигналов соответственно, выходы которых соединены соответственно с первым входом тактового генератора и вторым вхоцом первого блока сравнения, при этом вход первого запоминающего устройства через шестой ключ соединен с входом отсчетного устройства, а выходы ключевых элементов соответственно через первый и второй дополнительные интеграторы соединены с входами компаратора, выходы которо- р го соединены с третьим входом интегратора, а управляющие входы ключей соединены соответственно с управляющими выходами эадатчика цикла измерения. 2. Вольтметр по и. 1, о т л и- : ч а ю щ и й с я тем, что в логический блок введены два элемента ИЛИ, первые входы которых соединены соответственно с выходами первого и четвертого элементов 2-2 И-ИЛИ, а вторые входы - с выходами второго и третьегоэлементов 2-2 И-ИЛИ.3. Вольтметр по и. 1, о т л ич а ю щ и й с я тем, что первый ключевой элемент выполнен на седьмом,восьмом и девятом ключах, второй 1 ключевой элемент - на десятом,. одиннадцатом.и двенадцатом ключах, причем выход первого элемента ИЛИ соединен с первым входом седьмого ключа, второй вход которого соединен с информационным входом первого ключевого элемента и первым входом восьмого ключа, второй вход которого соеди1093984 нен с первым выходом логического блока, а выход - с первым входом девятого ключа, второй вход которого соединен с выходом седьмого ключа, а выход - с выходом первого ключевогоэлемента, при этом второй выход логического блока соединен с первымвходом десятого ключа, второй входкоторого соединен с информационнымвходом второго ключевого элемента ис.первым входом одиннадцатого ключа,Изобретение относится к электроиэмерительной технике и предназначено для измерения среднего значения переменных напряжений производной формыеПо основному авт.св. В 9742875 известен цифровой интегрирующий вольтметр, содержащий тактовый генератор, выполненный на датчике длительности цикла измерения, вход которого сое,динен с первым входом тактового генератора, подключенного к шине опорного напряжения, а выход - с первым выходом тактового генератора, подключенным к входу генератора опорно го пилообразного напряжения, выход которого соединен с первым входом первого блока сравнения, второй вход , которого соединен с шиной входного сигнала, а прямой и инверсный выходы которого соединены соответственно с первьвк и вторым входами логического блока; выполненного на элементе 2-2 И-ИЛИ, первые, вторые, третьи и инверсные входы которого соединены соответственно с первыми, вторыми, третьими и инверсными входами логического блока, первый выход которого, соединен с управляющим .входом ключевого элемента, информационный вход которого. соединен с выходом эталонногогенератора, а выход - с первым вхо"дом интегратора,. выход которого соединен с отсчетным устройством, инвер-.тор, второй и третий блоки сравнения,второй ключевой элемент, а тактовыйгенератор содержит четвертые и пятыеблоки сравнения, логический блок содержит второй, третий, четвертый,второй вход которого соединен с выходом второго элемента ИЛИ, а выход "с первым входом двенадцатого ключа,второй вход которого соединен с выходом десятого ключа, а выход - свыходом второго ключевого элемента,а управляющие входы девятого и двенадцатого ключей соединены с соответствующими управляющими выходами задатчика длительности цикла измерения. йпятый и шестой элементы 2-2 И-ИЛИ, первый и второй входы второго элемента 2-2 И-ИЛИ соединены соответственно с пятым и шестью.входами логическогоблока, первый и второй входы третье" го элемента 2-2 И-ИЛИ - соответственно с седьмым и восьмым входами логического блока, а первый и второй входы четвертого элемента 2-2 И-ИЛИ- соответственно с девятыми десятым входами логического блока, третьи входы второго, третьего и четвертого элементов. 22 И-ИЛИ соединены с третьим входом. логического блока, а их четвертые входы - с четвертым входом логического блока, причем выходы первого элемента 2-2 И-ИЛИ соединены с первыми входами пятого и шестого элемента 2-2 И-ИЛИ, при этом выход второго элемента 2-2 И-ИЛИ соединен с вторыми входами пятого и шестого элементов 2-2 И-ИЛИ, выход третьего элемента 2-2 И-ИЛИ " с третьим входом пятого и четвертым входом шестого элементов 2-2 И-ИЛИ, выход четвертого элемента 2-2 И-ИЛИ - с четвертье входом пятого элемента 2-2 И-ИЛИ, подключенного к первому выходу логического блока, и третьим входом шестого элемента 2 г 2 И-ИЛИ, выход которого соединен с вторым выходом логического блока, подключенного к управляющему ,входу второго ключевого элемента информационный вход которого соединен с выходом эталонного генератора, а выход - с вторьв входом интегратора, привэтом первый вход второго блока сравнения соединен непосредственно ,с выходом генерятора опорного пилообразного напряжения и входом инвертора, а второй вход - с выходом инвертора и первым входом третьего блокасравнения, а прямой и инверсный выходы второго блока сравнения соеди"иены соответственно с третьим и четвертым входами логического блока,пятый и шестой выходы которого соединены соответственно с прямым и инверсным выходами третьего блокасравнения, второи вход которого соединен с шиной входного напряжения,причем вторые прямой и инверсный выходы тактового генератора соединены 10 1 с седьмым и восьмым входами логичес кого блока, третий прямой и инверсный выходы тактового генератора соединены с девятым и десятым входами логического блока, кроме того, первые входы четвертого и пятого блоковсравнения соединены с первым входом тактового генератора, второй вход инверсного блока сравнения - с вторым входом тактового генератора, подклю- . ченного к выходу генератора пилооб разного опорного напряжения, а второй вход пятого блока сравнения - к третьему входу тактового генератора, подключенного к выходу инвертора, прямой и инверсный .выходы четвертого блока сравнения соединены соответственно с вторыми прямым и инверсным выходами тактового генератора, а прямой и инверсный выходы пятого блока сравнения - с третьими прямым и ин-, версным выходами тактового генерато-35 ра Г 13.Недостатком известного вольтметрв является точто возможность его применения в информационно-изиери 40 тельных системах ограничивается возрастанием погрешности измерения при отклонении фазового сдвига между измеряемым и опорным напряжением от значений 0 или л .45.Кроме того, зачастую возникает необходимость в измерении дифференциальной составляющей (разности) двух входных напряжений, что не обесиечивает известное устройство;Цель изобретения - повышений точности измерения и расширение функциональных возможностей.Цель достигается тем, что в цифровой интегрирующий вольтметр введены шесть ключей, два дополнительных интегратора, компаратор, два запоминающих устройства два аттенюатора, два фазовращателя, преобразователь фазакод, формирователи суммарного и разностного сигналов, причем первая и вторая входные шины соединены соответственно с первым входом первого аттенюатора, входами первого и второго ключей выходы которых соединены с первым входом второго аттенюатора, второй вход которого соединен с вы" ходом первого запоминающего устройства и с вторым входом первого аттенюатора, а выходы аттенюаторов соединены с входами преобразователя фазакод и с первыми входами соответствующих фазовращателей, вторые входы которых объединены и через последовательно соединенные второе запоминающее устройство и третий ключ соединены с выходом преобразователя фаза код, а выходы соединены соответственно с первыми входами формирователей разностного и суммарного сигналов и с первыми входами четвертого и пятого ключей вторые входы которых . соединены с общей шиной, а выходы - с вторыми входами формирователей сум-. марного и разностного сигналов соответственно, выходы которых соединены соответственно с первым входом тактового генератора и вторым входом первого блока сравнения, при этом вход первого запоминающего устройства через шестой ключ соединен с входом отсчетного устройства, а выходы ключевых элементов соответственно через первый и второй дополнительные интеграторы соединены с,входами компаратора, выходы которого соединены с третьим входом интегратора, а управляющие входы ключей соединены соответственно к управляющими выходами задатчика цикла измерения.В логический блок введены два элемента ИЛИ,.первые входы которых соединены соответственно с выходами первого и четвертого элементов 2-2 И-ИЛИ, а вторые входы - с выходами второго и третьего элементов 2-2 И-ИЛИ.Кроме того, первый ключевой элемент выполнен на седьмом, восьмом и девятом ключах, а второй ключевой элемент на десятом, одиннадцатом и двенадцатом. ключах, причем выход первого элемента ИЛИ соединяся с первым входом седьмого ключа, второй вход которого соединен с информационным входом первого ключевого элемента и первым входом восьмого ключа, второй вход которого соединен с первым выходом логического блока, а выход - с5 10939первым входом девятого ключа, второйвход которого соединен. с выходомседьмого ключа, а выход - с выходомпервого ключевого элемента при этомвторой выход логического блока соеди 5нен с первым входом десятого кпюча,второй вход которого соединен с информационным входом второго ключевого элемента и с первым входом одиннадцатого ключа, второй вход которо Ого соединен с выходом второго элемента ИЛИ, а выход - с первым входомдвенадцатого ключа, второй вход которого соединен с выходом десятого ключа, а выход - Ъ выходом второго ключевого элемента, а управляющие входыдевятого и двенадцатого ключей соединены с соответствующими управляющимивыходами задатчика длительности цикла измерения. 20На Фиг.1 показана структурнаяэлектрическая схема предлагаемоговольтметра; на Фиг.2 - структурнаяэлектрическая схема выполнения эадатчика длительности цикла измерения;на фиг,З - временные диаграммы работывольтметра; на фиг.4 - временные диаграмьаа работы задатчнка длительностицикла измерения,Вольтметр содерант блоки 1 - 3сравнения, генератор 4 опорного пилообразного напряаения, ннвертор 5,.тактовый генератор 6, логический блок .7, выполненный иа элементах 2-2 И-ИЛИ 813, эталонный генератор 14, ключевые эле"менты 15 и 16, интегратор 17, отсчет ное устройство 18. Тактовый генератор содервит блоки 19 и 20 сравненияи задатчик 21 длительности циклаизмерения, ключи 22 - 27, интеграторы 28 и 29, компаратор 30, эапоми 40нающие устройства 31 и 32, аттенюаторы 33 и 34, Фаэовращатели 35 и Зб,преобразователь 37 фаза - код, Формирователи 38 и 39 разностного и сум 45марного сигналов. Логический блок 7содераит элементы ИЛИ 40 и 41, ключевой элемент 15 - ключи 42 - 44,ключевой элемент 16 - ключи 45 - 47,.задатчик 21 (фнг.2) - нуль-органы 48,счетчик 49 импульсов, дешифратор 50,формирователь 51 импульсов запускагенератора 4. Задатчик 21 имеет выходы, являющиеся управляющими выходами 52-59. Первая входная шина черезаттенюатор 33 и Фазовращатель Зосоединена с первым входом Формирователя 38 разностного сигнала, а вторая входная шина через ключ 24, ат-. 84 бтенюатор 34 и фазовращатель 36 соединена с вторым входом Формирователя39 суммарного сигналаКлючи 23 и 24 подключены к входамобоих аттенюаторов 33 и 34.Выходю аттенюаторов 33 и 34 соеди- сиены с входами преобразователя 37фаза - код. Выход преобразователя 37фаза - код через ключ 27 и запоминающее устройство 32 подключен к управ"ляющим входам Фазовращателей 35 и 36.Второй вход формирователя 38 раэ-.ностного сигнала и первый вход Формирователя 39 суммарного сигналачерез ключи 25 и 26 могут подключаться соответственно к выходам Фазовращателей 36 и 35 либо к общей шиве.Выходы Формирователя 38 соединеныс входами блоков 1 и 3 сравнения,вторые входы которых соединены с выходами генератора 4 и инвертора 5.Синхронизирующнй вход генератора4 пкпообразного напряаения соединенс выходом задатчика 21 длительностицикла тактового генератора б. Прямыеи инвертированные выходы блоков 1,2, 3, 19 и 20 сравнения соединены свходами логического блока 7, выходами подключенного к управляющим входамключевых элементов 15 и 16.Выход эталонного генератора 14через ключевые элементы 15 н 16 связан с первым и вторым информационнымивходами интегратора 17, а такае свходами интеграторов 28 и 29 соответственно. При этом первый информационный вход интегратора 17 и входинтегратора 28 через ключ 43 моаетподключаться к выходу ключа 42 либо44, а второй вход интегратора 12 ивход интегратора 29 через ключ 46 -к выходу ключа 45 или 47.Выход интегратора 17 через ключ22 и запоминающее устройство 31 подключен к управляющим входам аттенюа-.торов 33 н 34, а управляющий входинтегратора 17 соединен с выходомкомпаратора 30. Выход интегратора 17соединен такие с входом отсчетногоустройства 18.В качестве запоминающих устройств31 и 32 интеграторов 28 и 29 могутбыть применены, например, двоичныесчетчики, а в качестве интегратора17 - реверсивный счетчик, Компаратор30 моает быть выполнен на основедвоичных дешифраторов, аттенюаторы33 и 34 - на основе цифроанапоговогопреобразователя на базе матриц КК.(2) 7 109В качестве преобразователя фазакод 37 могут быть применены измерители интервалов времени между переходами через куль входных сигналов,применяемых в цифровых фазометрахфазовращатели 35 и 36 могут бытьвыполнены, например, по мостовым схемам, в качестве одного из плеч которых используется преобразователькод - сопротивление.Вольтметр может работать в следующих режимах: режиме автоматическойкоррекции неидентнчности амплитуднофазовых характеристик каналов; режимеавтоматической компенсации фазовогосдвига между входными сигналами; режиме измерения дифференциальной составляющей входных напряжений.Управление указанными режимамиосуществляется с помощью ключей 22,23, 24, 25, 26, 43 и 46. При этомвозможность работы в каждом из перечисленных режимов осуществляется соответствующей комбинацией напряжений, подаваемых на управляющие входыключей от задатчика 21 и обеспечивающих необходимое их состояние по заданной программе.На фиг,3 наличие положительногонапряжения на вь 1 ходах 52 - 59 соответствует открытому состоянию ключей22 - 27 и образованию связи междувхоДом ключа 42 и входом интеграторов17 и 28 через ключ 43, и выходом ключа 47 с входами интеграторов 17 и29 через ключ 46.При отсутствии напряжения на выходах 52 - 59 задатчика 21 ключи22 - 27 закрыты, разрываются связимежду выходом ключа 42 и входами интеграторов 17 и 28, а также выходомключа 47 с входом интеграторов 17 и29, при этом образуются связи междувыходом ключа 44 с входами интеграторов 17 и 28 через ключ 42 и выходомключа 45 с входами интеграторов 17и 29 через ключ 46,111 ервый из указанных режимов является вспомогательным, осуществляющим автоматическую коррекцию неидентичности коэффициентов передачитрактов вход аттенюатора 33 - выходключевого элемента 15 и вход аттенюатора 34 - выход ключевого элемента16, а также автоматическую коррекциюнеидентичности фазовых характеристиквходных трактов устройства.Во втором режиме осуществляется,автоматическая компенсация фазового 3984 8сдвига между входными сигналами.Данный режим. также является вспомогательным, обеспечивающим повышениеточности измерения среднего значениядифференциальной составляющей входных напряжений. Однако в этом режиме устройство с учетом несущественных изменений может быть использовано как двухканальный вольтметр, поз воляющий измерять средние значениявходных напряжений, их дифференциальную составляющую, а также фазовыйсдвиг между входными напряжениями.Указанные измерения могут осуществ-, 1 ляться поочередно либо при необходимости и при соответствующем выполнении отсчетного устройства - одновремен; о.Третий режим с учетом коррекций 20 амплитудно-фазовых характеристик,осуществленных в.трех предыдуших режимах, обеспечивает повышенную точность и помехоустойчивость измерениядифференциальной составляющей входных 25 сигналов.Первые гармоники сигналов, дифференциальная составляющая которыхподлежит измерению, имеет вид: ЗО ПЧздпсо е О И) = Ч з 1 п( +Ч) ггде Ч и Ч - амплитудные значениясигналов Б (г) и02 (С) соответственно;Ч - относительный фазовыйсдвиг между сигналами;и 1: 2 л Е - круговая частота.В режиме коррекции амплитудно-фазовой неидентичности каналов источник сигнала 01 (1) поступает на входаттенюатора 33 и через ключ 23 - навход аттенюатора 34. Режим коррекции 45 амплитудно-фазовых характеристик каналов осуществляется в два этапа.Перед выполнением первого этапа второй вход формирователя 38 и первыйвыход формирователя 39 через ключи о 25 и 26 подключены к общей шине, первый вход интегратора 17 и вход интегратора 28 через ключ 43 соединенс выходом ключа 42, а второй входинтегратора 17 и вход интегратора 29через ключ 46 подключен к выходуключа 47. Ключи 22, 27 и 24 разомкнуты.Если считать, что в исходном состоянии фазовращатели 35 и 36 не вно9 109398 сят, фазового сдвига в сигналы, проходящие через них, коэффициенты передачи фазовращателей 35 и 36 и формирователей 38 и 39 равны единице, а цифровые коды на выходе запоминающих устройств 31 и 32 равны нулю, то сигналы на входах преобразователя 37 фазакод и на выходах формирователей 38 и 39 имеют вид:10Ц И) = К Ц (С) = Кчзпше (3) КЧ 1И 2 2 КР 1 ф(6) а на выходе интегратора 17 получимцифровой отсчет1 Х(115 где др - Фазовая неидентичность входных трактов;К =К +К И- коэффициент передачи атте 1нюатора 333К =К -КИ - коэффициент передачи атте 2 0-чнюатора 34;К - коэффициент передачи аттенюатора при И0;К - коэффициент пропорциональности; 25 И =И +И - цифровой код на выходе эа 1(поминающего устройства 31после коррекции амплитудно-фазовых характеристикканалов; 30 И и И - цифровые коды, вводимые в1 Изапоминающее устройство 31после первого,и второгоэтапов коррекции соответственно.Коэффициенты передачи К., и К , за 35 висящие от Ко и Кч, первоначальйо выбираются исходя из динамического диапазона входных сигналов и обеспечения линейного режима каскадов уст ройства.Цикл измерения задается тактовым генератором 6, выполненным на задатчике 21 длительности цикла, на выходе которого образуются импульсы запуска (Фиг.За) генератора 4 опорного пилообразного напряжения. Прямое опорное пилообразное напряжение Ч 1 подается на входы блоков 1, 2 и 20 сравнения, а инвертированное Чг (фиг.Зб), - на входы блоков 2, 3 и50 19 сравнения.Напряжение (3) подается на сигналь" ные входы блоков 1 и 3 сравнения, а напряжение (4) - через первый вход тактового генератора 6 на вторые входы блоков 19 и 20 и синхронизирующий вход задатчика 21. Для данного ре- . жима работынапряжению (3) соответ 4 1 Оствует сигнал Ч 1 (фиг, Зб), а напряжению (4) - сигнал Ч 2, .в данном случае фазовый сдвиг роли не играет и равен нулю (фиг.Зб).На прямых и инверсных выходах блоков 1, З,о 19 и 20 сравнения образуются прямоугольные импульсы, когда напряжения ц (С), ц"(С) больше или11меньше значения пилообразного напря- . жения.На фиг.Зв, г показаны напряжения на прямых выходах блоков 1 и 3, а на фиг. Зе, ж - на прямых выходах блоков 19 и 20 соответственно.Блок 2 из прямого и инвертированного пилообразного напряжений формирует прямоугольные импульсы (фиг,Зд).Сигналы с выходов блоков 1, 2, 3, 19 и 20 поступают на входы элементов, 8, 9, 10 и 11, в результате чего вы-, ходное напряжение элемента 8 имеет вид, показанный на фигЗи, элемента 9 - на фиг.Эк, элемента 10 - на фиг. 2 л, элемента 11 - иа фиг. Зм.Напряжения, показанные на фиг.Зи,к через элемент ИЛИ 40 воздействуют на управляющий вход ключа 42, а сигналы, показанные на фиг. Зл, м, через элемент ИЛИ 41 - на управляющий вход ключа 47. При этом выход эталонного генератора 14 через ключи 42 и 43 подключается к первому входу интегратора 17 и к входу интегратора 28, а через ключи 47 и 46 - к второму входу интегратора 17 и к входу интеграторй 29. В результате интеграторы 28 и 29 зафиксируют, соответственно, числа: причем знак числа И;.определяется выходНЬм сигналом компаратора 30 в зависимости от того какое из чисел (И., или И ) больше.1 ерез замкнутый ключ 22 код вводится в запоминающее устройство 31, воздействуя.на аттенюаторы 33 и 34, так, чтоИ =+дИ 2 ЬККЧ (8) где ЬИ - цифровой отсчет на выходе интегратора 17 обусловленный погреш(9) М= + Кгде К - коэффициент пропорциональности,Введением кода в запоминающееустройство 32 через ключ 27 завершается этап предварительной коррекции амплитудной и фазовой неидентичности каналов.Перед выполнением второго этапа -точной коррекции амплитудной неидентичности каналов - второй вход преобразователя 38 через ключ 25, подключается к выходу фазовращателя 36,а первый вход преобразователя 39через ключ 26 - к выходу фазовращателя 35. Первый вход интегратора 17и вход интегратора 28 через ключ 43подключается к выходу ключа 44, авторой вход интегратора 17 и вход интегратора 29 через ключ 46 - к выходу ключа 45, ключи 22 и 27 разомкнуты, а,ключи 23 н 24 сохраняют предыдущее положение.Если пренебречь погрешностью коррекции неидентичности фазовых характеристик каналов, то после подачи 11 109 ностью коррекции неидентичности коэффициентов передачи трактов ДК,Пределом точности коррекции в данном случае является приращение напряжения дК Ч на выходе формирователей 38 и 39, приходящееся на шаг квантования.Если считать, что приращение коэффициентов передачи дК аттенюаторов 33 и 34, определяемое, например, количеством разрядов матрицы КК, мо" жет бытьвыбрано достаточно малым, а частота тактовых импульсов эталонного генератора 14 выбрана исходя из быстродействия элементной базы, на которой выполнен вольтметр,то точность коррекции определяется, главным образом, уровнем сигналов, на выходе формирователей 38 и 39.Воэможность повьппения коэффициентов передачи формирователей 38 и 39 с целью увеличения уровня выходного сигнала, ограничена динамическим диапазоном входных сигналов и необходимостью работы формирователей в линейном режиме.Преобразователь 37 фаза - код зафиксирует на выходе цифровой отсчет, пропорциональный фазовому сдвигу Ь 9, вносимому фазовой неидентичностью каналов: 398412сигналов (3) и (4) на входы аттенюаторов 34 и 35 на выходах формирователей 38 и 39 образуются суммарный иразностный сигналы:5 П (с) = + 2 ЬК К - Ч зьп и С; (1 О)П+(С) = 2 КОЧ.1 впиС,1 О где ЬК - погрешность предварительной. коррекции амплитудной неидентичности каналов;К - коэффициент передачи формирователя 38 разностного 15 сигнала в случае использования интегральных операционных усилителей может бытьдостаточно большим.Сигналы (10) и (11) поступают на 20 входы блоков 1, 3 и 20.Далее цикл измерения аналогиченвьппе описанному. При этом сигнал П.,на фиг. Зб соответствует напряжениюУ+(С), сигнал Ч 2, изображенный на 25 фиг.Зб сплошной линией - напряжениюЧ (с) при Ч (с) ) О, а сигнал Ч, , показанный штриховой линией - напряжению Ч (с) при Ч (с) ( О.В результате при Ч (с) ) 0 импульсы, показанные на фиг. Зв,г образуются на прямых выходах блоков 1и 3 сравнения соответственно, а приЧ-(С) ( О напряжение, показанное нафиг. Зв, образуется на выходе блока3, а на фиг. Зг - на выходе блока 1Блок 2 иэ прямого и инвертированного пилообразного напряженияформирует прямоугольные импульсы(фиг. Зд).На выходах блоков 19 и 20 тактового генератора 6 образуются прямоугольные импульсы, показанные нафиг. Зе,ж; а на выходах элементов10 и 11 - импульсы, показанные на ,15 фиг. Зл,м соответственно. При Ч (с 0напряжение на выходе элемента 8 соответствует представленному на фиг.Зи,а на выходе элемента 9 - на фиг. Зк,При Ч (С) СО (показан на фиг. Збштриховой линией) напряжение в соответствии с фиг. Зи образуется на выходе элемента 9, а в соответствии сфиг. Зи - на выходе элемента 8.При Ч (С)О импульсы (фиг. Зи)совпадут по времени с импульсами(фиг. Зл)., а импульсы (фиг,Зк) - симпульсами (фиг. Зм) на входе элемента 12 а на его выходе образуетсянапряжение фиг. Зн На выходе элемен93984 1437 фаза - код зафиксирует на выходецифровой отсчет, пропорциональныйфазовому сдвигу: Ин +2 К ЬКлК М З 5 второго этапа точной коррекции ампли 1310 та 13 будет при этом постоянно присутствовать нулевой уровень.При 7 (й)с 0 отмеченное выше временное совпадение импульсов происходит на входах элемента 13 и сигнал (фиг. Зи). появится на его выходе, а на выходе элемента. 12 будет постоянно присутствоватъ,нулевое напряжениеТаким образом, при Ю (й)0 через ключи 44 и 43 ключевого элемента 5 происходит подключение эталонного генератора 14 к первому входу интегратора 17, к входу интегратора 28, при Ч(е)0 через ключи 45 и 46 клю" чевого элемента 16 - к второму входу интегратора 17 и входу интеграто-ра 29.На выходе интегратора 17 будет зафиксирован отсчет Причем знак определяется, как и раньше, вцходиьав сигналом компаратора 30.Введением кода (12) в запоминающее устройство 31 через ключ 22 за-, вершается этап точной коррекции амплитудной неидентичности каналов. аВ данном случае погрешность коррекции, контролируемая о коду на выходе интегратора 17, может быть записана в виде: 10 15 26 25 ЗО 1 Ч (14) оВведением кода (14) в запоминающее устройство 32 обеспечивается компенсация фазового сдвига У между сигналами, что повышает чувствительность измерения дифференциальной составляющей входных сигналов. Если одновременно с указанной компенсацией Ч необходимо измерить каждый из указанных сигналов, предварительное значение их дифференциальной составляющей, то перед выполнением данного этапа формирователи 38 и 39 с помощью ключей 25 и 26 переводятся в режим одновходовых усилителей, а вход отсчетного устройства 18 подключается к выходу интеграторов 28, 29 нли 17После проведения коррекций в предыдущих режимах вольтметр готов к точному измерению дифференциальной составляющей входных сигналов. Для этого формирователи 38 и 39 с помощью ключей 25 и 26 переводятся в режим формирования разностного и суммарного сигналов, запоминающие устройства 31 и 32 хранят коды коррекции амплитудной неидентичности каналов и фазового рассогласования между сигналами, Ключи 43 и 46 переводятся в положения+Ьюики КУ,игдеКп ыаК В результате второго этапа коррекции точность коррекции возрастаетв К раз,Перед выполнением второго режима автоматической компенсации фазового сдвига между входными сигналами источник сигнала 0(й) подключается к входу аттенюатора 33, а источник 02(й) через ключ 24 " к входу аттенюатора 34который одновременно отключается ключом 23 от источника 01(О . Перед подачей сигналов Ю(й) и 02(й) запоминающее устройство 32 устанавливается в нулевое состояние, а запоминающее устройство 31 хранит коды коррекции предыдущего режима.После подачи сигналов (1) и (2) на входы устройства преобразователь тудной неидентичности каналов.После окончания цикла измерения,аналогичного описанному при второмэтапе коррекции, ийтегрирующее устройство 17 зафиксирует на своем выходецифровой отсчет, пропорциональныйсреднему значению дифференциальнойсоставляющей входных сигналов, несущий инфермацию и о ее знаке.Задатчик 21 (фиг.2) работает следующим образом.Переменное напряжение с выхода формирователя 39 поступает на вход нуль-органа 48, на выходе которогообразуются импульсы, соответствующиемоментам перехода напряжения через нулевой уровень. Указанные импульсы суммируются в счетчике 49. Разрядные шины счетчика 49 подключены к входам дешифратора 50 в соответствии с заданной программой управления ключами вольтметра. При этом моментыо появления импульсов на выходах фор.мирователя 51 М длительности импуль15 1093984 16 сов определяются моментами перепадов зуется суммарный сигнал, который напряаений на соответствующих выходах . обеспечивает селективное измерение дешифратора 50, формирующих перед-синфаэных и противофаэных составляюний и задний фронты управляющих им- щих раэностного сйгнала и подавление пульсов. 3 составляющих с фазовым сдвигом, отФормирователь 51 монет быть выпол- личающимся от значений 0 или относинен, например, на Э-триггерах 564 ТИ 2. тельно опорного сигнала.Результат измерения является пре- Технико-экономическйй эффект образованием усредненного за цикл изобретения заключается в том, что измерения мгновенных значений диф- .вольтметр имеет чувствительность иэФеренциальной составляющей входных .мерения дифференциальной составляющей нанряхеннй. на порядок выше, чем у базового обПредлагаемое устройство обесиечи- разца, и составляет ( 0,25 мВ при вает повышенную точность измерения уровне сигналов 1-3 мВ и отношении деИаренциальной составляющей вход- И сигнал-шум 31, в то время как в баных сигналов при изменении относи- . зовом образце не предусмотрены меры тельного фазового сдвига мекду ниии, помехоустойчивости. Время измерения.Нри этом в качестве опорного сиг- : в предлагаемом вольтметре около 5 мс, нала, обеспечивающего повышенную что в 40 раз меньше, чем у базового помехоустойчивость измерения, испопь образца.

Смотреть

Заявка

3564545, 18.03.1983

ПРЕДПРИЯТИЕ ПЯ М-5156

МАКСИМОВ ГЕОРГИЙ ЕВГЕНЬЕВИЧ, ЛЕОНОВ ЮРИЙ ВАСИЛЬЕВИЧ, МАСЛОВА АЛЛА АРХИПОВНА, КРУГЛОВ АНАТОЛИЙ ЛУКЬЯНОВИЧ

МПК / Метки

МПК: G01R 19/25

Метки: вольтметр, интегрирующий, цифровой

Опубликовано: 23.05.1984

Код ссылки

<a href="https://patents.su/13-1093984-cifrovojj-integriruyushhijj-voltmetr.html" target="_blank" rel="follow" title="База патентов СССР">Цифровой интегрирующий вольтметр</a>

Похожие патенты