Цифровой компаратор

0 ц 487385 Союз Советских Социалистических Республик(51) М. Кл. б 0617/04 инением заявкирис 23) Приоритет Государственнык комитет Совета Министров СССР 05.10.75. Бюллетень3 Опубликова Дата опубл 53) УДК 681.3(088,8) ло делам изобретении крытнй кования описания 20.0 72) Авторы изобретения Бучинский и 3. И бровски Дуда 71) Заявител 4) ЦИфрОВОИ КОМПАМтОР Изобрете ки и вычис цифровым с формации,Известен щий триггер элемент задходы котор сравнения, с соответст лок-с п е ло области автоматиики, в частности к ля и обработки инние относится чительной тех истемам конт паратор, содержахемы И, ИЛИ, ивный счетчик, вывходами двух схем которых соединены ами блока памяти,цифровои ком ы, логические ержки и ревер ого связаны со другие входы вующими выход заклю- онтроым имвход 10, 1, рабоНедостаток известного устроиствачается в невозможности допускового к ля за непрерывным процессом, заданн пульсными последовательностями.Цель изобретения - устранить указанный недостаток. Для этого в предлагаемом устройстве выходы схем сравнения связаны со счетными входами двух триггеров, инверсный выход первого триггера связан со входом первой схемы И, прямой выход второго триггера связан со входом второй схемы И, а прямой выход первого и инверсный выход второго триггера соединен со входами третьей схемы И, другие входы схем И соединены с выходом схемы ИЛИ, входы которой соединены с шинами сброса и управления, причем входы установки в.нулевое состояние триггеров соединены с шиной сброса через элемент задержки. На чертеже изображена б хема р дженного устройства.Цифровой компаратор содержит реверсивный счетчик 1, блок памяти 2, триггеры 3, 4,5 линию задержки 5, схему И 6, схемуИЛИ 7 и схемы сравнения 8, 9, входныешины 10, 11 и 12,Устройство работает следующим образом.В исходном состоянии реверсивный счетчик10 1 свободен и триггеры 3, 4 в нулевом сос гоянии.В случае сравнения чисел, заданных импульсными последовательностями с пределамиизмеряемых чисел, записанных в блоке памя 15 ти 2, на входной шине разрешения 12 долженбыть нулевой потенциал.Первое число, поступающее назаписывается в реверсивном счетчикетающем на сложение.20 Если это число меньше нижнего пределаизмеряемых чисел, записанных в блоке памяти 2, то при поступлении сигнала сброс после числа на выходной шине 13 будет сигналозначающий, что число, записанное в ревер25 сивном счетчике 1, меньше нижнего пределаизмеряемых чисел,В случае, если это число меньше верхнегопредела, но больше нижнего предела измеряемых чисел, записанных в блоке памяти 2, то30 в момент равенства чисел в реверсивном счетчике 1 и нижнего предела измеряемых чисел блока 2 на выходе схемы сравнения кодов 8 будет сигнал, который перебросит триггер 3 в единичное состояние. При поступлении сигнала сброс после числа на выходной шине 14 будет сигнал, означающий, что число, записанное в реверсивном счетчике 1, в пределах измеряемых чисел.Если это число больше верхнего предела измеряемых чисел, записанного в блоке памяти 2, то в моменты равенства чисел, записанных в реверсивном счетчике 1 и нижнего предела измеряемых чисел блока 2, и в реверсивном счетчике 1 и верхнего измеряемых чисел блока памяти 2 на выходах соответственных схем сравнения 8, 9 будут сигналы, которые перебрасывают триггеры 3, 4 в единичное состояние. При поступлении сигнала сброс после чего на выходной шине 15 появляется сигнал, означающий, что число, записанное в реверсивном счетчике 1, больше верхнего предела измеряемых чисел.При этом всегда сигнал сброс через линию задержки 5 устанавливает триггеры 3, 4 в нулевое состояние.В случае сравнения непрерывного процесса, заданного импульсными последовательностями, с пределами измеряемых чисел, записанных в блоке памяти 2, на шине разрешения 12 должен быть единичный потенциал.Импульсы поступают на вход 10 реверсивного счетчика 1, работающего в зависимости от характера протекания процесса. В каждый момент времени в реверсивном счетчике 1 будут числа, характеризующие процесс, которые сравниваются с пределами измеряемых чисел, записанных в блоке 2, аналогично, как при д сравнении чисел, заданных импульсными последовательностями.В результате на одном из выходов 13, 14,15 компаратора будет сигнал, характеризующий протекающий процесс в данный момент 10 гремениГ 1 редмет изобретенияЦифровой компаратор, содержащий триггеры, логические схемы И, ИЛИ, элемент 15 задержки и реверсивный счетчик, выходы которого связаны со входами двух схем сравнения, другие входы которых соединены с соответствующими выходами блока памяти, отлича ющийся тем, что, с целью рас ширения класса решаемых задач, в нем выходы схем сравнения связаны со счетными входами двух триггеров, инверсный выход первого триггера связан со входом первой схемы И, прямой выход второго триггера связан со входом второй схемы И, а прямой выход первого и инверсный выход второго триггеров соединен со входами третьей схемы И, другие входы схем И соединены с выходом схемы ИЛИ, входы которой соединено ны с шинами сброса и управления, причемвходы установки в нулевое состояние триггеров соединены с шиной сброса через элемент задержки.