Одноканальное устройство для асинхронного управления фазным вентильным преобразователем

Союз СоветеиихСоциалистическихРеспублик Гасударственный комитетСовета Министров СССРао делам изобретенийи открытий 72) Авторы изобретени(54) ОДНОКАНАЛЬНОЕ УСТРОЙСТВО ДЛЯ АСИНХРОННОГОПРАВЛЕНИЯ т-ФАЗНЫМ ВЕНТИЛЬНЫМ ПРЕОБРАЗОВАТЕЛЕМ Изобретение относится к асинхронным одноканальным системам управления вентиль- ными преобразователями и содержит общий управляемый генератор, частота которого является функцией сигнала ошибки, и распре делитель импульсов по фазам вентильного преобразователя,Системы такого типа охватываются обрат,ной связью по регулируемому выходному параметру преобразователя (напряжению, то ку, скорости двигателя и т. д,), позволяющей осуществлять астатическое регулирование параметра без применения дополнительных регуляторов.Предложенное устройство отличается тем, 15 что оно снабжено вторым интегратором со своей цепью сброса, подключенным параллельно первому интегратору, причем цепь сброса через логический элемент ИЛИ связана с выходами распределителя импульсов. 20Это позволяет исключить ошибки управления, возникающие из-за размыкания системы на время сброса интегратора.На чертеже изображена схема одноканального устройства для управления трехфазным 25 ьентильным преобразователем.На схеме: 1 - вход сигнала управления;2 - вход сигнала отрицательной обратной связи по регулируемому параметру; 3 - вход сигнала смещения; 4, 5 - интеграторы (опе рационные усилители), охваченные емкостнеи обратной связью; 6, 7 - электронные ключи, например полевые транзисторы; 8 - пороговый элемент (операционный усилитель); 9 - обмотка импульсного трансформатора ограничения минимального значения угла управления; 10 - элемент ИЛИ, осуществляющий логическое суммирование сигналов: управляющего (выход порогового элемента 8) и ограничения яманс (обмотка 9); 11 - первый потенциальный триггер; 12 - элемент И с запретом, осуществляющий логическое перемножение сигналов выхода предыдущей ячейки распределителя импульсов, элемента 10 и инвертированного сигнала; 13 - обмотка импульсного трансформатора ограничения минимального значения угла управления а.,п 1 п, 14 - . Второй потенциальный триггер; 15 - элемент За прет, осуществляющий запрет передачи сигналов с прямого выхода триггера 11 на первый вход триггера 14 сигналом выхода элемента 10; 16 - элемент И, осуществляющий логическое перемножение сигналов прямого выхода первого триггера 11 и инверсного выхода второго триггера 14; 17 - элемент ИЛИ, осуществляющий логическое суммирование выходных сигналов всех ячеек распределителя; 18 - потенциальный триггер со счетным входом, осуществляющий попеременное замыкание ключей 6 и 7; 19 - сопротивление, определяющее величину порога срабатыванияпорогового элемента 8; 20, 21, 22 - ячейкираспределителя импульсов фаз А, В и С соответственно; 23, 24, 25 - ячейки формирователей-усилителей управляющих импульсов.При сигнале ошибки, равном нулю, устанавливается такой сигнал смещеиия (вход 3),чтобы время нарастания напряжения на выходе интегратора, производящего интегрирование в данном интервале (например интегратора 4) до значения, определяемого порогомсрабатывания элемента 8, соответствовало интервалу между импульсами управления преобразователя, т, е. 2 дт (т - число фаз преобразователя),Порог срабатывания элемента 8 определяется напряжением смещения на входе 3 ивеличиной сопротивления 19,В установившемся режиме выдача сигнала,например, на выходе ячейки 20 распределителя фазы А происходит при следующих условиях: триггер 11 взведен (на прямом выходесигнал О) импульсом начала диапазона собмотки 13, предыдущая ячейка 22 сработала,т, е. на средний вход элемента 12 подан сигнал 1.При достижении выходным сигналом интегратора величины срабатывания пороговогоэлемента 8 на верхний по схеме вход элемента 12 поступает сигнал 1, Так как к этомувремени импульс с обмотки 13 закончился,элемент 12 подает сигнал 1 на верхний входтриггера 11. На прямом выходе триггера 11появляется сигнал 1. Так как до этого момента на инверсном выходе триггера 14 имеется также сигнал 1, элемент 16 пропускаетсигнал на ячейку 23.Одновременно сигнал 1 через элемент 17и триггер 18 попадает на входы электронныхключей 6 и 7. Ключ 6 замыкается и сбрасывает верхний интегратор, ключ 7 размыкается, и нижний интегратор вступает в работу,подготавливая выдачу следующего импульсауправления.При сбросе интегратора на выходе элемента 8 появляется сигнал 0. Этот сигнал отпирает элемент 15, и триггер 14 перебрасывается в положение, при котором на его прямомвыходе сигнал 1, а на инверсном - О.Элемент 16 запирается.Таким образом, длительность сигнала навыходе элемента 16 обусловлена временем нахождения в закрытом состоянии элемента 15,т. е. временем наличия сигнала на выходеэлемента 8.Сигнал 1 с прямого выхода триггера 14подается на вход следующей ячейки 21 распределителя. Далее процесс повторяется,По достижении выходным сигналом интегратора порога срабатывания элемента 8 сигнал 1 подается на все фазные блоки. Приэтом реагирует только та ячейка распределителя импульсов, в которой триггер 11 предварительно взведен сигналом обмотки 13, В остальных ячейках этот триггер сброшен, поэто 5 10 15 20 25 30 35 40 45 50 55 60 65 му сигналы, приходящие с выхода элемента 8,не изменяют их состояния.Если интегратор сигнала ошибки на интервале между импульсами управления соседнихфаз не равен нулю, т, е, среднее значение регулируемого параметра на равно заданному,сигнал на выходе интегратора соответственнораньше или позже достигнет значения порогасрабатывания элемента 8, что будет соответствовать сокращению или увеличению интервалов между импульсами управления вентилями, т. е. их сдвигу по фазе соответственно вперед или назад до тех пор, пока регулируемыйпараметр не станет равным по среднему значению заданной величине.Движение импульсов управления по фазевперед ограничено моментом подачи импульсов с обмотки 13,Например, если после срабатывания фазыС (ячейка 22) большая величина отрицательного сигнала ошибки вызывает появлениесигнала 1 на выходе элемента 8 до подачиимпульса с обмотки 13, то на выходе элемента 16 ячейки 20 фазы А импульс не появляется, так как элемент 16 закрыт сигналом О синверсного выхода триггера 14, В момент,соответствующий минимальному значению угла управления для фазы А, с обмотки 9 поступит импульсный сигнал 1, который кратковременно выключит элемент 12, чтобы сигнал с его выхода не мешал перебросу триггера 11, и взведет триггер 11 (на прямом выходе сигнал О), Одновременно сигналом 1 синверсного выхода триггера 11 взведется триггер 14. Сигналом 1 с инверсного выходатриггера 14 откроется элемент 16.После окончания импульса на обмотке 13на выходе элемента 12 опять появится сигнал1, который перебросит триггер 11 в положение, при котором на прямом его выходе будетсигнал 1.Так как,на обоих входах элемента 16 имеется по сигналу 1, на выходе ячейки 20 фазыА появляется сигнал, который сбрасывает интегратор, и т. д,Большая величина положительной ошибкина входе системы может привести к тому, чтоэлемент 8 не сработает до конца диапазонауправления очередной фазы. Тогда, если этафаза А, в момент максимального для нее углауправления, установленного узлом ограничения, будет подан импульс с обмотки 9, заменяющий для фазы А сигнал с элемента 8. Далее фазная ячейка 20 будет работать как принормальной работе, и сигнал на выходе интегратора будет сброшен несмотря на то, что онтак и не достиг уровня срабатывания порогового элемента 8.Это делается для того, чтобы интегрирование сигнала ошибки на следующем интервале начиналось с нуля независимо от ошибкина предыдущем интервале.Предлагаемая система фазового управлениявентильными преобразователями обладает высокой помехоустойчивостью, так как в рабо440758 Г1 ЛЪЪ" рЩ Я ставитель Ю, БаеваТехред Т. Курилк Корректор В. Брыксина едактор Т. Загребельная Тираж 72 Ъ 192 каа 166/16 писное Типография, пр. Сапуно чем диапазоне углов управления система не связана с питающей сетью и, следовательно, не подвергается влиянию по входу помех, имеющихся в сети, Вследствие своей одноканальности система обладает высокой симметрией отпирающих импульсов. На ее характеристики мало влияет разброс и тепловой уход параметров элементов, из которых она состоит.Система легко реализуется на интегральных схемах, так как состоит в основном пз стандартных элементов счетной техники,Предмет изобретения 1, Одноканальное устройство для асинхронного управления т-фазным вентильным преобразователем, содержащее интегратор сигнала ошибки с частотой выходных импульсов т-раз большей частоты питающей сети, выход которого через индикатор уровня,подключен на входы распределителя импульсов, выходы распределителя импульсов соединены с цепями управления вентилей преобразователя, а также через логический элемент ИЛИ - с 6цепью сброса сигнала ошибки, подключеннойпараллельно интегратору, о т л и ч а ю щ е еся тем, что, с целью исключения ошибки управления, возникающей из-за размыкания си 5 стемы на время сброса интегратора, оно снабжено вторым интегратором со своей цепьюсброса, подключенным параллельно первомуинтегратору, причем цепь сброса через упомянутый логический элемент ИЛИ связана с10 выходами распределителя импульсов.2. Устройство по п. 1, отличающеесятем, что, с целью обеспечения высокой точности фиксации достижения сигналом выходаинтегратора заданного уровня, индикатор15 уровня выполнен в виде операционного усилителя, на входе которого сравниваются выходное напряжение интегратора и напряжениесмещения,3. Устройство по п. 1, отличающееся20 ",ем, что, с целью обеспечения попеременнойработы интеграторов, цепи сбросов интеграторов выполнены в виде ключей, управляемыхпопеременно с прямого и инверсного выходовтриггера, счетный вход которого соединен с25 выходом логического элемента ИЛИ,