416695

., М ОПИСАНИЕ ИЗОБРЕТЕН Ия К АВТОРСКОМУ СВИДЕТЕЛЬСТВУСоюз СоветскизтСоциалистицескикРеспубпин ависимое от авт. свидетельстваМ, Кл. 6 061 9/061734621,18 04.1.19 Зая явки Ле с присоединением оритет осударственныи камитеСовета Министров СССРпо делам изобретенийи открытий УДК 681.326.06 (088.8) публиковано 25.11.1974. Бюллетень Мата опубликования описания 1 ОХ 11.1974 Авторыизобретения А. В П, Денисенко лободянюк, А, В. Писарски лагин,Институт кибернетики АН Украин Заявител УСТРОЙСТВО УПРАВЛЕНИЯфРОВОЙ ВЫЧИСЛИТЕЛЬНОЙ МАНИ НЬ 2 ства Изобретение относится к вычислительной гехнике и может быть использовано при конструировании цифровых вычислительных устройств и систем.Известно устройство управления цифровой вычислительной машины, содержащее счетчик команд, первый вход которого соединен с выходом регистра команд и первым выходом устройства, второй со входом устройства, а выход - со входом регистра адреса, подключенного через дешифраторы Х и У и адресные ключи к адресным входам блока памяти, выход которого через усилители считывания сое динен со входом приемного регистра, первый выход которого подключен через узел формирования записи к информационному входу блока памяти, а второй выход - ко второму выходу устройства.Известное устройство достаточно сложно.Цель." изобретения является упрощение устройства.Для этого устройство содержит регистр групп из п последовательно соединенных групп триггеров, вход которого подключен к третьему выходу приемного регистра, а выход - ко входу дешифратора номера разрядов, выход которого подключен ко входу регистра команд.На чертеже приведена блок-схема устройУстройство управления цифровой вычислительной машины содержит счетчик номер серий команд 1, регистр адреса 2, дешифратор адреса 1 3, дешифратор адреса Х 4, узел 5 адресных ключей 5, узел адресных формирователей 6, узел формирования запцсц 7, блок памяти 8, усилители считывания 9, приемный регистр 10, регистр 11, состоящий цз и последовательно соединенных групп триггеров 12, 10 дешифратор номера разрядов 13, регистркоманд 14.Вход устройства 15 соединен со входозсчетчика 1 для подачи сигнала прцбавлсцц единицы к записанному в счетчике оду.15 Первый выход устройства соединен с выходом регистра команд 14, второй выход 16 - со вторым выходом приемного регцстра 10.Пунктирными линиями в триггерах 12 условно показано разделение ца оцераццоццую 20 и адресную части.Выходы триггеров каждой предыдущейгруппы соединены шипами сдвига 17 со входами триггеров аждой последующей, шины 18 связывают выходы триггеров первой (стр шей) группы 12 со входом дешцфратор номера разрядов 13.Устройство работает следующим обрзом.Перед записью программы в блок цмтцкоды команд программы предварительно о дцруются соседними кодами таким образом, 3 4166955 10 15 20 25 30 35 40 45 50 что операцио)и 1 я и лрсспя с 11 л)боолиа из эх частей, например лрссц я) лой последую)цей комиль о лич, о, о прс.дыдущей зпаченисм только олпсго рряда,соответственно в каждой части,Процесс кодирОВ 11 ия ком(Ид может ВыгОлняться автоматичекси прп помощи специ.альцой программы кодирования.При этом, очевидно, пет пеобхолимости хранить в блоке памяти весь кол последующейкомапды полиостью, а досгаточио крапитьлишь код номеров разрядов, подлежащих изменению. Этот код является кодом формриования команды. Изменению поллежит одинразряд в коде операции и оли разряд в колеадреса.Очевидно, разрядность кода формированиякомапды Л,),( хранимого в блоке памяти равпаКф - 10 д Л .- 1 Од Лгде Ль Уо - соответственно количсство разрядов кода адреса и кода операции псхолпойкоманды, Л.=Л(+Л,(, - разрядность исходной команды. Коэффициент г, пре 1 ставляоцп 11 собой отношениеЛи .=- .)(гфкОпределяет количество колов формированиякоманд, хранящихся в одной ячейке памяти(если разрядность ее совпадает с разрялпостью кода команды Л), а также коли.еств(групп триггеров в регистре групп, в которыезяписыВ 10 тся эти ког)ь 1 при силя 11:1 пзолока г(а 5 ти.11 каждом очередном цикле кол про.,цей команды записан на регистре 14. К имера (адреса) серии коман,), с выходсчетчика 1 подается на вход регистра 2,.: СОдержимому счетчика 1 по сигилу Ог)смому па вход устройства 15, прибавляссяединица. Выходы младших и старшпрядов кода адреса расшифровываОтеяветственно дешифраторами 3 и 4, огрею(ел,:ющими местоположение ячейки пмя (и 1 Вкоординатах Х и У) в блоке 8, соо;всс)вующее этому коду, Вьходпые сигиалы Лепиф,с.торов 3 и 4 поступают а входы узлоз 5 и 6,Вырабатывающих ток считывания в выбрппой ячейке блока 8, хранящей серию кодовформирования команд. Выходные сигналыблока 8, соответствующие счита,(ному коду,усиливаются в усилителе 9 и поступают иВход регистра 10. Далее 1 п)ип)пый кл рсгс;1 срирустся ь ячсй. ку очок 51, из коО 1)оп осу;ссВео счин В 11 ис, и олпОВрсмспп Олгсто, Иа вх 0,1, р(, - гистра 1. (Ол первой группы триггеров 12 регистра 11 по шинам 18 поступает а вход дешифратора 13. Выходные сигналы дешифратора 13 указывают номер разряда кода операции и норм разряда кода адреса в коде предыдущей команды, которые необходимо изменить, побы получить код последующей команды. Эти сигналы поступа)от на счетныс входы триггеров регистра 14, изменяя значения соответстувющих разрядов кода операции и кода адреса, образуя таким образом код последую)цей команды,После выполнения первой команды ца ипается подготовка и формирование второп и так далее каждой очередпой команды ла)гиой серии. Для этого содержимое всех групп триггеров реп(стра 11 по шипам 17 сдвигается а одну группу влево,В результате, В триггера старшей группы 12 заносится содержимое триггеров более младшей группы 12. Далее происходит расшифровка, формировапие и выполнение кагкдой очередной команды апалогичным описанному выше способом. После формирования и выполпепия г-й команды данной серии начинается обработка следу(Оцей серии команд, адрес которой содержится в счетчике 1 и т. л. Предмет изобретения;5 сро 1 сто упрвлепи цифроьой вычислительой м 5)пппы, содержащее счег чик коман, 11 С 1)В. Вхо котрого сосдипс с Выходо:, п:стра комнл и 1 ервы: выхоом усройс(в, в горой - с )хоо) ус(ройства, а выхо 1 со входом рсг 1.сря дрес, подключенного через дешиф;)аоры Х и Г, адресные кт)очп и фОрмирОВ 1 елг к адресны)1 ВхОлам олока па 151 ти, В 1 хол которого чсрсз усилители счи 1 ыВапия сосди:еп со входом приемного регис)- ра, первый выход которого полилОчсн через узел формп 1)ования записи и информациониому входу блока памяти, а второй выход - ко второму выходу устройства, о т л и ч а ю щ е еся тем, что, с целью упрощения, оно солергки регистр групп из гг последовательно сослииспых групп триггеров, вход которого подключеп к третьему выходу приемного регистра, а выход - ко входу дешифратора номера разрядов. выход которого полк,тОчеи ко входу регистра команд.416695Составитель Н. Милославская Редактор А. Зиньковский Тскред Л. БогдановаКорректор Р. Юсипова Заказ 510/3 Изд.530 Тираж 624 Подписное ЦНИИПИ Государственного комитета Совета Министров СССРпо делам изобретений и открытий Москва, Ж, Раушская наб., д, 45Типография, пр. Сапунова, 2