416696

416696 Соез саиетее О П И С А Н И Е ,:43 О БР ЕТЕ Н И Я К АВтОРСНОМу СВИДетедьсу Зависимое от авг. свидетельства М М. Кл. О 2 Х 1 1971 (,Мо 17"009 18 5) л с присоединениеи заявки Л риорит Гасдарственный намит Саевта Инннатраа ССС Га Аале 4 иеаа.атеней н атнрытийюллетець Х бликовано 25,1Дата опубликованпя описания 10 ЛГ.197 Авторыизобретени сепян и Г, А, Ог кя 1 Г. Заявител ИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕН Изобретение относится к вычислительной технике.Специфика функционирования микропрограммных устройств управления цифровых вычислительных машин (ЦВМ) позволяет выделить два параметра, с помощью которых можно определить эффективность таких устроЙств. Это - емкость накопителяграммы и продолжительность такта работы устройства, определяемая временем обращения к накопителю микропрограмм. Учитывая тот факт, что основным оборудованием микропрограммного устройства управления ЦБМ является накопитель микропрограмм, в качестве основп параметра при определении эффективности таких устройств можно принять его емкость.Известны устройства управления ЦВМ, построепн 1 ю по ыи 1 сропрОГраммноыпрпццип. Уьеличение обьема мпкропрограм., осуществл 51 ется В ОсцОВ 1 им путем иногокра 11 ОГО исповторя 10 щихся послдовател.НО- стей микроксмапд, Длы фиксации такпх по следовательцостей прпмецяются функциональные регистры, рихтеры, с пои 01 цьо которых ПРОИЗВОДИТСЯ ВХОД И ВЫХОД ИЗ ПОВТОР 5 Ц 01 ЦПХ- ся послсдовалс.1 ьностей микрокоманд,В целях уменьшения разрядности микро- команды используется разбиение микроко анды на поля, В этих полях задастсп адрес следу 10 Н 1 еп ыикрокомацды, ипфорх 1 ацп 5 Об 11 сГ 10 льзуемОЙ Б микрокоханде ео 1 станте, а также в закодированной форме информаццы о вПолняемых в данном такте микроспера циях (элементарные операции). Последниеполя можно назвать операционными полыми мнкрокомацды. Каждое такое поле с помо щью дешифратора осуществляет выполцецп одной из микроопераций, определяемых раз 10 рядцостью поля.Разбиение микрокомандь на полы умеш.- шает разряднос:ь цакопптеля микропрограмм.Исключение адлесных полей, а л акжс поля констант позволит во многих случаях еце 15 уменьшить разрядность микрокомацд, приближаясь к разряди стц Обычных запоиИнаоц;х устройств. Изгсстшс устройства не содержат шп:аратуру дл;: псключспцы таких полей.В известных устро 1 с-.ва: не репаетс: за;1 - 20 ча одцовремешог уменьц 1 еппы 0"ьсм; и разрдностп накопителя Нкропрограмм. Лнлпз :пкропрограмм показывает, что:пело разлчц.1 х операционных мпкрокоманд, т. с. мцкрокомацд, сосркццх только операццНпыс 25 поля, ограшчеио. Это озпа 1 е 1, что бо,пшпцство микропрограмм используют Одни ц те же операционные мпкрокоманды. Э; обус.10 в.лено посто 5 Нством определснц 1 х сзызе 1, между регистрами и комбинацпсш 1 ымц частямц.30 Каждая микропрограмма пспользус; у 1 азац 4166963цые связи. Отличие заключается лишь в шзследовятельцости обращения микропрограмм к регистрам и комбинационным частям маицы, что Отражается только ца адресе следующей микрокоманды.Цель изобретения - повышение быстродей сВи 51 и рясцирецие фуцкциоеальных Возможностей устройства путем произвольного распределения микропрограмм, программ и эко 1 томцц пяз 5 тт п 1 зц х 1 зятециц больших массивов микрокоманд.Это достигается тем, что устройство содержит формирователь адресов .;икропрограмз- цых слов, первый вход которого соединен с первым выходом первого регис;ра, вход которого подключен к выходу первой схемы приема информации, второй вход формироватсл 51 адресов ыикропрограымных слОВ соедицсц с выходом тактог ого гецер азор а, третий вход - с первым выходом счетчика тактов, его выход подключен ко входу второго рсгис ра, второй выход первого регистра сседицсц со входом первого дешифратора, выход которого подключен к четвертому входу формирователя адресов микропрограммных слсцз: к первому входу схемы разрешения сч:ывяцИя, второй вход которой соединен с первым Входом устройства, выход схемы разрец;ецця считывания соединен с первыз Входе: схезы И, второй вход которой подк,цочсц к выходу тактового Генератора, с псрвымц вхо;ямц первой, второй и третьей схем приема информации, со входом первой схемы НЕ, выход которой подключен к первым входам четвертой и пятой схем приема информации, выход второго регистра соединен со вторыми входами третьей и четвертой схем присма информации, выходы которых подключены соответственно и первому и второму входам блока памяти, третий вход которого соединен с вы ходом тактового генератора, третий вход четТзертой схемы приема информации соединен с выходом третьего регистра, Вход которого подключен ко Второму входу устройства, Выход блока памяти соединен со вторыми входами первой, второй и пятой схем приема информации, второй выход счетчика тактов, сое. дицецного по входу с выходом схемы И, подклочеп к третьему входу цергой схемы приема информаци; и ко входу второй схемы НЕ, выход которой подключен и трсь. ему входу второ схсзы трие 5 я ицфорзГц 151, выход которой соединен со входом чствсртого регистра, выход коо 1 зого черсз Второй дс;пц. фратор подключен и первому выходу устройства, выход пятой схемы приема информации соединен со входом пятого регистра, Выход которого подключен ко второму выходу устройства.На чертеже п 1 эедс ВВГся схсха пред,Гсс- ыОГО микропрогрямъИОГО уст 1 зойстВя уп 1)яв. лен ия.В состав устройства входят: блок 1 пим 5 ап с накопителем 2, регистром 3 адреса и дешиоратором 4; схема 5 разрешения считывацц;.; 10 15 20 25 30 35 40 45 50 5 60 65 4регистры б, 7; схемы 8, 9 приема и.формации, рс Истп 10; схема 11 приема ицфорзяциц; регистр 12; схема 13 приема информации; де. шифратор 14; регисзр 15; схема 16 приема и;1- формации; децифратор 17; формирователь 18 адресов микропрограммных слов;актовыц генератор 19; счезчцк 20 1 ктов, схсха И 21; схемы НЕ 22, 23; входы 24, 25 устройства Выходы 26, 27 устройстза.Блок 1 памяти предназначен для хранения микрокомацдных слов - оперяциошых зик рокоманд, содержапих опера ц сццыс поля; ядресць 1 х 1;крокомдцд. содс 1 зжяц 1 х азреся отерацсзцьтх знкрокомяцд; адреса переходов В микропрог 1 э ам мах; ядрсся конс ацт;рес (110 рята сд 1)есцои ъик 1 зокоз 1 адь и, наконец, прог 1)амзцых с,ОВ - команд, з правл 5 о- ЩПХ СЛОВ 11 ИССЛ,Схема 5 разрешения считывания программных и микропрограммных слов предназначена для подключения адресного тракта машины, поступаОщего ця вход 24 устройства. Регистры 6 и 7 предназначены сооВетстве:шо для приема и хранения адресов зикропрогрям.;Иых и п 1 зо ря.;зцых слов. ПрограИые слова поступают в регистр 7 через вход 25 устройства. Схемы 8 и 9 служат соответственно для приема адресов микропрограммных и программных слов и обеспечиваот поступление адресной информации в регистр 3 адреса блока памяти.Регистр 1 О совместно со схемой 11 цредцазцачецы для приема с блока памяти и хранения программных слов команд, управляющих слов, чисел, а так 5 ке констант, используемых в микропрограмзах. Информация с регистра 10 поступает ца выход 26 устройства, Регистр 12 совместно со схемой 13 предназначен для приема с блока памяти и храпения операционных микрокомацд, Дешифратор 14, осуттсствляет выработку микрооперяций машины, Чикрооперации с дешифратора 14 поступают ца выход 27 устройства. Регистр 15 совместно со схемой 16 предназначены для приема и хранения адресных микрокомацд. Дешифратор 17 предназначен для задания модификаций образования адресов операционных микрокоманд, адресов переходов, адресов констант и признака считывашя константы. Формирователь 18 адресов микропрограмлцых слов предназначен для образования адресов микропрограхзИых слов, заданных в регистре 15. Тактовы генератор 19 совзестш со счетчиком 20 тгктоз, ця Входе которого установлена схема И 21, предназначен для выработки тактовых сигналов уст 1 зоСгва управления.Устройство работает следующим образоз .Схема 5 разрешения считывания при отсузствии запросов к блоку 1 от входа 24 задает режим считывания микропрограммных слов, Исходным состоянием предлагаемого устройства является нулевое состояние счетчика 20 тактов. При этом считанное из памяти слово поступает через схему 16, на входы которой55 60 65 поступают разрешающие потенциалы от схемы 5 разрешения считывания и нулевого входа счетчика тактов в регистр 15. По содержимому поля форматов в регистре 15 определяется назначение каждого адресного поля. Лдрес микропрограммного слова, который формируется ца выходе формирователя 18, может образовываться из одного, двух или нескольких адресных полей. Число полей задается дешифрятором 17.Если в микропрограмме не солержится условных и безусловных переходов, то адресная микрокоманда состоит из адресов операционных микрокомацд, которые последовательно через формирователь 18 поступают в регистр 6. Одновременно с этим к счетчику тактов прибавляется единица, При ненулевом значении счетчика 20 тактс,в вырабатываются разрешающие потенциалы на входах схемы 13. При следующем обращении к блоку 1 будет считана операционная микрокоманда, которая через схему 13 поступит в регистр 12. После приема операционной микроком анды на дешифраторе 14 вырабатыватотся микрооперации, соответствующие считанной операционной микрокоманде и поступающие на выходе 27 устройства. Последнее адресное поле или несколько полей, в зависимости от формата адресной микрокоманды, задает адрес следующей адресной микрокоманды. После возвращения счетчика тактов в нулевое состояние процесс выполнения микрокоманл повторяется.Если микропрограмма содержит переходы, то в адресной микрокоманде задаются адреса переходов к следующим адресным микро- командам, либо номер следующего адресного поля в текущей адресной микрокоманде, с которого необходимо продолжить выполнение микропрограммы, При необходимости прервать выполнение текущей адресной микро- команды, адрес следующей адресной микро- команды поступает в регистр 6, а счетчик 20 тактов устанавливается в нулевое состояние.Считывание константы в микропрограммах производится следующим образом.В адресной микрокоманде при определенном состоянии дешифратора 17 образуется адрес константы, который через регистр 6 поступает в регистр 3 адреса блока 1. При этом выход дешифратора форматов адресных микрокомацд, определяющий модификацию константа, поступает на схему 5 разрешения считывания, которая переключается на режим считывания программных слов. В этом режиме выход схемы 5 через схему НЕ 22 обеспечивает разрешающие потенциалы в схеме 11. Считанная из блока памяти информация по адресу константы поступит в регистр 10, Считанная константа далее поступает на выход 26 устройства.Рассмотренные режимы выполнения адресных и операционных микрокоманд, образование констант позволяет осуществить при небольших объемах памяти хранение и функцио 5 10 15 20 25 ЗО 35 40 45 50 6ццрованце бо, ьших систем микропрограммп. ровяция. Тяк, лля памяти объемом 8192 72- разрядных слов при числе операционных микрокоманд, равным 256, можно получить следующие показатели. В одной адресной микрокоманде можно хранить до 8 адресов операционных тттикротсоматтд. Действительно лля адресации одной пз 256 операционных микрокомяцл необходимо 8 разрядов, в 72-разрядном слове можно хранить 8 адресов операционных микрокомацл, остальные 72 - (8(8) = =8 разрядов могут использоваться для дешифратора форматов адресных микрокоманл, Это означает, что в памяти с объемом 8192 72-разрядных слов можно хранить ло 8192 -256=64246 микрокомянл. Первые 256 слов памяти использутотся для хранения операциоттпых микрокоманд.Если число операционных микрокоманд равтто 512, что является большой величиной для микропрограммных ПВМ, учитывая сильттто регулярность таких ПВМ, то в ттамяти с обп:емом 8192 72-разрядных слов можно хранить: ло 53760 микрокоманл, т. е, лаже в этом случае имеется семикратное увеличение объема памяти. Быстродействие данного устройства необходимо определять исходя из получаемых объемов микрокоманд. При времени обраптеттия к запомштающему устройству равным 500 нсек и учитывая, что через каждые 7 обратттетттттт (рассматривается послелний слутай) ппосчитывяние ялреснотт микрокомацлы, то лля памяти в 53760 микрокоманд цикл обращения к микропрогпаммной памяти получается равным 571 ттсек, что яв.пяется прелельным лля запоминятощих устройств таких объемов. При этом необходимо учитывать, что цикл обращения можно уменьшить при ввелеции таких форматов адресных микрокомацл, при которых алрес операционных микрокоманл имеет переменную длину.Рассмотренные режимы чтения адресных и операционных микрокоманд, их выполнение, я также чтение констант позволяет реализовать ,птобые хтикропрогряхтмьт цифровой вычислительной машины.При чтении с б,пока 1 памяти схема 5 вырабатывает запрещатощие потенциалы ца входах схемы 16, схемы 13. По алоесу, поступаюптему из адресного тракта машины в регистр 7 из памяти считывается слово в регистр 1 О, которое поступает ца выход 26 устройства. Предмет изобретенияМтткропрограм:ттттое устройство управления, солержаптее блок памяти, регистры, схемы приема информации, тактовый генератор, счетчик тактов, схему разрешения считывания, схемы 1 Л, НЕ и лешифряторьт, отл ич аю щ е е с я тем, что, с целью повышения быстродействия и расширения функциональных возмокностет 1 т устройства, оно содержит формирователь адресов микропрограммных слов, первый вход которого соединен с первым вы416696 зд. ЪЪ 530 Тираж 024 аказ 1510/ Пол.".ис сярафая, ар. Сапупоиа, 2 ходом первого регистра, вход которого подключен к выходу первой схемы црцеяа информации, второй вход формирователя адр- сов микропрограммных слов соединен с вы ходом тактового генератора, третий вход - с первым выходом счетчика тактов, его выход подключен ко входу второго регистра, лоро. выход первого регистра соединен со входом первого дешифратора, выход которого подключен к четвертому входу формирователя адресов микропрограммных слов и к первому входу схемы разрешения считывания, второй вход которой соединен с первым входом устройства, выход схемы разрешения считывания соединен с первым входом схемы И, второй вход которой подключен к выходу тактового генератора, с первыми входами первой, второй и третьей схем приема информации, со входом первой схемы НЕ, выход котооой подключен к первым входам четвертой и пятой схем приема информации, выход второго регистра соединен со вторыми входами треть 8ей и четвертой схем приема информации, выходы которьх подкзпочены соответственно к первому и взорому входам блока памяти, третий вход .оторого соединен с выходом такто вого гспера гора, третий вход четвг той схе.няприем ицс.и. рмацпц соединен с выходомреьсго регистра, вхсд которого подключенко второму входу устройства, выход блока памяти соединен со вторыми входами первой, 10 второйпятой схем приема информации, второй выход счетчика тактов, соединенного цо входу с выходом схемы И, подключен к третьему входу первой схемы приема информации и ко входу второй схемы НЕ, выход 15 которой подключен к третьему входу второйсхемы приема информации, выход которой соединен со входом четвертого регистра, выход которого через второй дешифратор цо . - ключен к первому выходу устройства, выхсд 20 пятой схемы приема информации соединен совходом пятого регистра, выход которого подключен ко второму выходу устройства,