Дискретное устройство сравнения по фазе двух электрических величин

368556 ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических РеспубликЗависимое от авт. свидетельстваМ. Кл. б 01 г 25/04 аявлено 23.17,1971 (1 че 1650947/18-10) с присоединением иПриоритетОпубликовано 26.1,1973. Бюллетень9Дата опубликования описания 27.111.1973 итет по лелем аооретеиий и открытийпри Совете МинистровСССР 17.77 (088.8) Авторы изобретенияКоротков и В, В. Бурыкин вановский энергетический институт им, В. И, Лени Заявитель СКРЕТНОЕ УСТРОЙСТВО СРАВНЕНИЯ ПО ФАЗЕ ДВУ ЭЛЕКТРИЧЕСКИХ ВЕЛИЧИНи В, В) котопрерывистые риода в соотходы А, В) и ьными вь ветствии с положи-схема устьная схема. елей-ограниических эле; И 11 -- 20, динисто - 28, диодов Изобретение относится к области фазоизмерительной техники и может быть использовано при создании измерительных органов устройств релейной защиты энергосистем.Известные дискретные фазосравнивающие устройства, содержащие усилители-ограничители, потенциальные логические элементы и устройства преобразования дискретных сигналов в непрерывный выходной сигнал, обладают малым быстродействием и содержат большое число логических элементов.Цель изобретения - упрощение устройства и повышение его быстродействия. Это достигается тем, что устройство снабжено усилителями-ограничителями, осуществляющими преобразование непрерывных сравниваемых величин в дискретные сигналы, а выбор типов используемых полупроводниковых элементов и их соединения обеспечивают реализацию сложной логической функции при относительно малом числе элементов. На фиг, 1 представлена блок ройства; на фиг. 2 - принципиалУстройство состоит из усилит чителей 1, 2, потенциальных лог ,ментов НЕ 3 - б; Память 7 - 14, ИЛИ 15, транзисторов 1 б ров 21 - 24, стабилитронов 25 29 - 44 и резисторов 45 - бб. Устройство работает следующим образом. Сравниваемые величины А и В подают на оды усилителей-ограничителей 1 и 2, на 5 каждом из двух выходов (А, Арых появляются униполярные сигналы длительностью полпе Оотрицательными (выходы А, В) полупериодами величин А и В. Выходы усилителей-ограничителей соединены с запускающими входами (а) и через элементы НЕ 3 - б - с 5 блокирующими входами (б) логических элементов Память 7 - 10, выходы которых попарно через двухвходные логические элементы И 11 - 14 подключены к входам элемента ИЛИ 15. На выходе каждого из эле ментов 11 - 14 поочередно появляются сигналы, обеспечивающие наличие непрерывного сигнала на выходе элемента 15 (срабатываАние в диапазоне углов 0(ф=агс 1 д - (л, аВ Аапазоне углов л(т= агс 1 д - (2 л укаВ занные сигналы отсутствуют (несрабатываО ние).5 10 15 20 25 ЗО 35 40 45 Каждый из усилителей-ограничителей 1 и 2 выполнен на двух транзисторах 1 б, 18 и 17, 19 (см. чертеж), базы которых через диоды 37 40, служащие совместно с диодами 41 - 44 для защиты от больших входных напряжений, и через резисторы 45 - 48 соединены с миккиусом источника питания. Это обеспечивает открытое состояние транзисторов при отсутствии на их базах входных напряжений положительной полярности относительно эмиттера. Коллектор каждого транзистора связан с минусом источника питания через две параллельные цепи. Одна цепь состоит из последовательно соединенных диода 33 - 3 б, стабилитрона 25 - 28 и резистора 49 - 52, а другая - из диода 29 - 32 и резистора 49 - 52. Каждый резистор 49 - 52 является общим для двух разнотипных цепей. К точкам объединения указанных цепочек подключены катоды динисторов 21 - 24, напряжение включения которых выбрано выше, а напряжение выключения - соответственно ниже напряжения стабилитронов 25 - 28.Аноды всех динисторов соединены с базой транзистора 20, на которую подается положительное смещение с помощью резистора 53 и делителя напряжения на резисторах 54, 55, сопротивления которых выбраны таким образом, чтобы транзистор открывался только в том случае, если одновременно открыты любые два динистора. Открытое состояние транзистора 20, характеризуемое протеканием тока в резисторе 5 б, соответствует срабатыванию устройства, Если, например, транзисторы 1 б и 17 закрыты, что соответствует положительным полупериодам величин А и В, то динистор 21 открывается и остается в открытом состоянии до тех пор, пока не откроется транзистор 17, т, е. пока величина В не сменит экак на отрицательный. Если до этого из-за смены знака величины А откроется транзистор 16, то это не вызовет закрытия динистора 21, так как напряжение стабилизации стабилитрона 25 выше напряжения выключения динистора. Если к моменту закрытия транзистора 17 транзистор 1 б открыт, то это не вызовет открытие динистора, так как напряжение включения его выше напряжения стабилизации стабилитрона 25. Остальные динисторы работают аналогично,Открытое состояние динисторов 21 - 24 соответствует наличию сигналов Х 7=ХО на выходах логических элементов Память 7 - 10, В диапазоне углов 0 фл в любой момент времеви опирыты два из четырех динисторов, что обуславливает открытое состояние транзистора 20, т. е. срабатывание устройства.В диапазоне углов л 2 л в любой момент времени открыт только один из динисторов, что не приводит к открытию транзистора 20. Работа устройства не зависит от частоты сравниваемых величин. Максимальное время срабатывания не более полупериода. Сигнал на выходе устройства при срабатывании имеет непрерывную форму. Предмет изобретения Дискретное устройство сравнения по фазе двух электрических величин, содержащее усилители-ограничители, выполненные на транзисторах, и потенциальные логические элементы, отличающееся тем, что, с целью повышения быстродействия и упрощения, оно снабжено пороговым логическим элементом, выполненным на нормально закрытом транзисторе, двумя стабилитронами, двумя динисторами, резистором и двумя диодами, аноды которых соединены с коллекторами транзисторов усилителей-ограничителей, катод одного из диодов присоединен к катоду первого стабилитрона, а катод другого - к аноду второго стабилитрона, включенного в цепи коллектора транзистора другого усилителя- ограничителя, к резистору, второй вывод которого соединен с минусом источника питания, и к катоду динистора, напряжения включения которого выше, а напряжение выключения ниже напряжения стабилизации стабилитрона, при этом аноды всех динисторов соединены с входом порогового логического элемента.пография, пр. Сапунова, 2 Заказ 621/14 Изд,182 Тираж 755ЦНИИПИ Комитета по делам изобретений и открытий при СоветеМосква, Ж, Раушская наб., д. 45 Подписцонистров СССР