Устройство для автоматической проверки

рффи: ъГ О П И С А Н Й Е 362333ИЗОБРЕТЕН ИЯ Союз Советских Социалистических РеспубликАВТОРСКОМУ СВИДЕТЕЛЬСТВ Зависимое от авт, свидетельстваЗаявлено 24.111,1969 ( 132636018 08 с 9 с присоединением заявкиКомитет по делам изобретений и открытий при Совете Министров СССРриорит х 621.,314,24(088,8 Опубликовано 13.Х 11.1972. Б юл Дата опубликования описания степь2 за 1973.Авторызобретеция 10, Т, Чигирин О. Т. Чцги аявитель УСТРОЙСТВО ДЛЯ АВТОМАТИЧЕСКОЙ ПРОВЕРКИРЕОБРАЗОВАТЕЛЯ ВАЛ-КОД С ПАРАЛЛЕЛЬНЬМВЫХОДНЫМ КОДОМ Изобретение относится к области вычислительной техники и может быть применено в различных системах обработки информации.Известно устройство автоматического контроля, состоящее из схемы формирования контрольного кода, аналогового контрольного датчика, схемы измерения напряжения, схемы индикации, которос позволяет осуществить контроль преобразователя цри его работе в цифровой следящей системе (ЦСС),Однако известному устройству автоматического контроля присущ существенный недостаток. Контрольная задача решается с ограниченной точностью, которая зависит от ошибки отработки и точности аналогового датчика. При этом це проверяется наличие всех разрядов преобразователя. Во время контроля прерывается рабочий режим. Контроль производится только в статическом положении преобразователя, Едицигные сбои могут уменьшить точность контроля.С целью повышения точности и быстродействия в предлагаемое устройство включены схемы контроля каждого разряда преобразователя, а схема индикации состоит из элементов индикации, входы которых соединены с выходами схем контроля каждого разряда и поступают на и входов схемы И, выход которой соединен с (и + 1) элементом индикации. Параллельный и-разрядный код преобразователя поступает через схемы коцт 1 толя каждого разряда ца схему индикации. Нсисправность разряда преобразователя определяется при помощи соответствующего элемента индикации5 схемы индикации,Преимуществом предлагаемого устроцстваавтоматического контроля является повышениеточности опредслсцця неисправности (контролируется каждый разряд преобразователя),0 уменьшается время, необходимое для определения места неисправности (контроль преоб. разователя производится за один оборот валапреобразователя), устраняется единичный сбойза один оборот вала преобразователя, конт 5 роль преобразователя производится в динамике в рабочем режиме.Блок-схема предлагаемого устройства дляавтоматической проверки преобразователявал - код с параллельным выходным ко 0 дом изображена ца чертеже, где обозначены:1 - схема индикации; 2 - схема контроля 1-горазряда; 3 - триггер подготовки; 4 - триггерналичия кода; 5 - схема И; б - линия задержки; 7 - кодовая шина 1-го разряда; 8 -5 выход триггера подготовки; 9 - выход схемыИ 5; 10 - шина начальной установки (НУ);11 - выход схемы контроля 1-го разряда;12 - элемент индикации 1-го разряда; 13 -элемент ицдцкацци; 14 - схема И; 1 б - ко 0 довая шина 2-го разряда; 1 б - схема контроля2-го разряда; 17 - кодовая шина п-го разряда; 18 - схема И; 19 - выход триггера подготовки; 20 - триггер подготовки; 21 - триггер наличия кода; 22 - выход схемы И; 23 - схема контроля гг-го разряда; 24 - линия задержки; 25 - выход схемы контроля 2-го разряда; 2 б - выход схемы контроля гг-го разряда; 27 - элемент индикации 2-го разряда; 28 - элемент индикации гг-го разряда.Триггер подготовки 3 служит для подготовки записи кода в триггер 4 наличия кода и для исключения единичного сбоя 1-го разряда кода, поступающего по кодовой шине 7, Выход 8 триггера подготовки поступает на первый вход схемы И 5, а второй вход ее соединен с кодовой шиной 7. Вход 7 через линию задержки б поступает на единичный вход триггера подготовки д. Выход 9 схемы И 5 поступает на единичный вход триггера 4 наличия кода. Нулевые входы триггеров 3 и 4 соединены с шиной НУ 10. Выход 11 триггера наличия кода поступает па элемент 12 индикации 1-го разряда схемы индикации (,Схема индикации 1 состоит из элементов индикации 13, необходимых для индикации неисправности преобразователя, неисправного разряда преобразователя, и схемы И 14, Выходы схем контроля каждого разряда преобразователя соответственно поданы на свои элементы индикации и на гг входов схемы И 14, выход которой соединен с элементом индикации 13.Работа устройства автоматического контроля заключается в следующем.Сигналом НУ, поступающим по шине 10, устройство устанавливается в исходное состояние, Сигналом, идущим по кодовой шине (для перьвого разряда по шине 7), триггер подготовки 3 устанавливается в единичное состояние через время, большее длительности кодового импульса, и выдаст разрешающий потенциал на первый вход схемы И 5. Вто 5 10 15 20 25 30 35 40 4рой сигнал, поступающий по кодовой шине 7, устанавливает триггер 4 наличия кода в единичное состояние. Триггер подготовки 3 устанавливается в единичное состояние после окончания действия импульса, поступающего по кодовой шине 7. Этим исключается действие единичных импульсов сбоя, которые могут возникнуть в кодовых шинах за время контроля преобразователя.Частота опроса преобразователя выбирается такой, чтобы за промежуток времени между импульсами опроса снималось текущее значение кода и-разрядного преобразователя, отличающееся от предыдущего па единицу младшего разряда. При этом 0,5 Т ( Т ( Т (где Т - время контроля преобразователя; Т, - период оборота вала преобразователя).При неисправном разряде преобразователя (например, первый разряд) триггер 4 наличия кода не устанавливается в единичное состояние. При этом с выхода 11 триггера наличия кода выдается разрешающий потенциал на элемент индикации 12 первого разряда, а схема И 14 выдает разрешающий потенциал на элемент индикации 13. Предмет изобретения Устройство для автоматической проверки преобразователя вал - код с параллельным выходным кодом, содержащее схемы контроля, подключенные к схеме индикации, отличающееся тем, что, с целью повышения точности и быстродействия устройства, каждая из схем контроля содержит триггеры подготовки и наличия кода, линию задержки и схему И, причем единичный вход триггера подготовки соединен через линию задержки с кодовой шиной и первым входом схемы И, выход триггера подготовки подключен ко второму входу схемы И, выод которой соединен с единичным входом триггера наличия кода.