Преобразователь кодов

СОЮЗ СОаЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 091 (11) 51) 4 Н 03 И 7/00 ИСАНИЕ ИЗОБРЕТЕН Е ВТОРСНОМУ СВИДЕТЕЛЬСТВУ етения име чис кии хни ожительн Н. ,В ым о сно- стигает.Соляниченко,ртапетян ль ко ельство ССС5/00, 982ьство СССР5/00, 1976,КОДОВсится к вычблок н еми связя ГОСУДАРСТ 8 ЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГННТ СССР(57) Изобретение отн тельнои технике. Целью изо является расширение област нения за счет преобразован представленных в коде с по иррациональным оснбванием, с иррациональным отрицател ванием, Поставленная цель ся тем, что в преобразоват содержащий регистр 1, сумм блок 5 синхронизации, введ приведения кодов Фибоначчи мальной форме, мультиплексо мент ИЛИ 10 с соответствующи сли- ми, 3 ил,Изобретение относится к вычислительной технике и может быть использовано для преобразования кода Фибоначчи с положительным иррациональныМ основанием в код Фибоначчи с отрицательным иррациональным основанием.Целью изобретения является расширение области применения эа счет преобразования чисел, представленных 10 в коде с положительным иррациональным основанием, в код с иррациональным отрицательным основаниемНа фиг. приведена схема преобразователя кодов; на фиг.2 - схема 15 блока синхронизации; на фиг,3 - вре менные диаграммы, поясняющие работу блока синхронизации,Преобразователь кодов (фиг.1) содержит .1 егистр 1, сумматор 2, блок 3 20 приведения кодов Фибоначчи к минимальной форме, мультиплексор 4, блок 5 синхронизации, информационный вход 6 преобразователя, вход 7 запуска преобразователя, тактовый вход 8 преоб разователя, выход 9 преобразователя, элемент ИЛИ 10, выходы 11-14 блока 5 синхронизации.Блок 5, синхронизации (фиг.2) со" держит триггер 15, элементы И 16, 17 30 триггер 18 и элемент НЕ 19, причем вход установки в "1" триггера 8 соединен с входом 7 запуска преобра" зователя и выходом 14 блока 5 синхронизации, выходы триггера 15 соеди иены с выходами 11 и 13 блока 5 синхронизации, а вход триггера 15 соединен с выходом элемента И 16, входы которого соединены соответственно с выходом триггера 18 и с входом 8 пре образователя кодов, первый вход элемента И 17 соединен с прямым выходом триггера 15, а выход соединен с выходом 12 блока 5 синхронизации, вход станова которого соединен с инверсым входом установки в "О" триггера 18, вход элемента НЕ 9 соединен с выходом элемента И 16 и вторым входом элемента И 17.Сумматор 2 выполнен цо авт. св. Ь 840891, кл. С 06 У 7/49, 1978, а ,блок 3 приведения кодов Фибоначчи к минимальной форме " по авт, св, 1 842786, кл, С 06 Р 5/06, 1978.55Преобразователь кодов работает следующим образом.На тактовый вход 8 поступает тактоваячастота.По приходу на вход 7 команды"Начало преобразования" триггер 18 (фиг.2) устанавливается в состояние "1", что разрешает прохождение тактовой частоты через элемент И 16. Триггер 15 делит тактовую частоту пополам. Элемент И 17 селектирует нечетные инверсные тактовые импульсы (фиг.3).По команде с выхода 14 блока 5 синхронизации регистр 1 обнуляется, а выход мультиплексора 4 подключается к входу 6 преобразователя, На вход сумматора 2 с выхода мультиплексора 4 подаются нечетные разряды входного кода, а четные разряды входа сумматора 2 соединены с шиной "земля", на . входы элемента ИЛИ "10 и блока 3 приведения кодов Фибоначчи к минимальной форме подаются четные разряды вхЬднвго кода, нечетные разряды входа блока 3 приведения кодов Фибоначчи к минимальной форме соединены с шиной "земля"По команде, с выхода 11 блока 5 сумматор 2 производит сложение кода, записанного в регистр 1, и кода с выхода мультиплексора 4, По команде с выхода 12 блока 5 код с выхода сумматора 2,записывается в регистр 1, и по этой же команде в блок 3 приведения кодов.Фибоначчи к минимальной форме записываются четные разряды входного кода.По команде с выхода 13 блока 5 в блоке 3 приведения кодов Фибоначчн к минимальной форме производится развертка в кодовой комбинации. К этому времени выход мультиплексора 4 подключен к выходу блока 3 приведения кодов Фибоначчи к минимальной форме. Такт преобразования заканчен.Если хотя бы в одном четном разряде входного кода присутствует .единица, тогда преобразование продолжается дальше. В .случае, если во всех четных разрядах входного кода - нули, что определяется элементом ИЛИ 10, то триггер 18 (фиг,2) устанавливается в нулевое состояние и преобразование прекращается. ВыМодной код находится в регистре 1 и подается на выход 9 преобразователя.Для понимания работы преобразова ния необходимо привести также краткие теоретические сведения о,кодах Фибоначчи.Р (1) т Р 3 14Веса разрядов входного кода (кода Фибоначчи с иррациональным основанием) определяются по соотношению: О, при 1 с п1, при 1О (1)ЦР(1-р" 1)+сР (1-р), при1 О,где р 1,2,3,4,При р1 веса разрядов входногокода будут иметь значения: 1,1,2,3,5,8,13,21,34,Веса разрядов выходного кода(кода Фибоначчи с иррациональным отрицательным основанием) определяютсяпо соотношению: О, при 1 с О1, при 1О фз( ) -1 при 1 1 ц (1-в 1)+ ц 5(1 в) у при1) 1, где в щ 1,3,5Веса разрядов выходного кода при в1 примут значения: 1,-1,2,-3,5, -8,13)-21,34,велПреобразователь кодов (фиг.1) функционирует при вр1,Дополнительный положительный эф- фект изобретения относительно прототипа состоит в повышении быстродей" ствия Ф о р м у л а изобретения Преобразователь кодов, содержащий регистр, сумматор и блок синхронизации, причем выход сумматора соединен с информационным входом регистра, выход которого соединен с входом первого слагаемого сумматора, вход 624864. разрешения которого соединен с первымвыходом блока "анхрониэации, второйвыход которого соединен с входомразрешения записи регистра, вход запуска и тактовый вход преобразователя соединены соответственно с вхо"дом запуске и тактовым входом блокасинхронизации, о т л и ч а ю щ и й - 10 с я тем, что, с целью расширенияобласти применения за счет преобразования чисел, представленных в кодес положительным иррациональным основанием, в код,с иррациональным 16 отрицательным основанием, он содержит блок приведения кодов Фибоначчик минимальной форме, мультиплексори элемент ИЛИ, причем выход блокаприведения кодов Фибоначчи к мини малщной форме соединен с первыминформационным входом мультиплексора, второй информационный вход которого соединен с информационным входомпреобразователя, выход которого 25 соединен с выходом регистра, выходыразрядов мультиплексора соединеныс входами разрядов второго слагаемогосумматора, с входами разрядов блокаприведения кодов Фибоначчи к мини" 30 малщной форме и с соответствующимивходами элемента ИЛИ,выход которогосоединен с входом останова блокасинхронизации, второй и третий выходы которого соединены соответствен" 35 но с входом р азрешения з апи си и свходом задания режима блока приведения кодов Фибоначчи к минимальнойформе, четвертый выход блока синхронизации соединен с управляющим входом40 мультиплексора и с входом сбросарегистра.Заказ 736/56 Тираж 879 ВНИИПИ Государственного комитета по изо 113035, Москва, Ж, РПодписноетениям и открытиям при ГКская наб д. 4/5