Устройство для преобразования сигнала в двоичный код

Союз Советских Социалистических РеспчбликОПИСАНИЕ ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Зависимое от авт, свидетельств Заявлено 08.1,1971 ( 161286 с присоединением заявки-26-9 Кл. Н 031 с 13102 Комитет ло лолам ттзооретений и открытий ори Совете Министров СССРиоритет -Опубл вано 10 Х 11,1972. Бюллетень24 ДК 681,325.3(088.8 Дата опубликования описания 25.1 Х.1972 Авторыизобре гения Ю, В, Буртаев, А, В, Вьюгин и А, И, Тихопой Заявитель ТРОЙСТВО ДЛЯ ПРЕОБРАЗОВА В ДВОИЧНЫЙ КОДСИГНАЛ Изобретение относится к области вычислительной техники.Известно устройство для преобразования сигнала в двоичный код, содержащее логическое устройство, усилитель напряжения, ячейки памяти.Цель изобретения - повышение надежности устройства и уменьшение его веса и габаритовЭто достигается тем, что в каждый двоичный разряд добавлен трансфлюксор, обмотка записи которого соединена с логическим блоком и выходом усилителя, а входы усилителя - с обмотками снятия 0 и 1 предыдущего разряда, причем обмотка снятия 1 подключена к ячейке памяти.На фиг. 1 изображена блок-схема устройства, на фиг. 2 - ,принципиальная электрическая схема одного каскада устройства; на фиг. 3 - временные диаграммы подачи импульсов в обмотки трансфлюксора.Устройство содержит и трансфлюксоров 1, логическое устройство 2. усилители 8 напряжения с коэффициентом усиления, равным двум, ячейки 4 памяти (фиг. 1). Каждьи трансфлюксор 1 имеет Обмотку 5 для приведения в исходное состояние и записи сигнала, обмотку б считывания, обмотку 7 снятия сигнала О, обмотку 8 снятия сигнала 1 (фиг. 2). Перед подачей сигнала 1,(фиг, 3, б) вобмотку 5, трансфлюксор переводится в исходное состояние подачей мощного импульса т,(фиг. З,в) в ту же обмотку, но другой 5 полярности по сравнению с сигналомПри подаче входного с 11 гндла 1 сиуц В первый каскад (старший разряд двоичного кода) в зависимости от вели вины входного сигнала происходит перемагнпчивание части 10 внутреннего кольца или всего внутреннего ичасти внешнего кольца трансфлюксора, причем максималыО возможный входной сигнал не должен перемагнпчпв ать оба кольца трансфлюксора полностью.5 Часть внутреннего кольца нлп при большом сигнале все внутреннее и часть внешнего кольца трансфлюксора перемагничнваются пропорционально входному сигналу.При перемагнпчпванин всего внутреннегои части внешнего кольца трансфлюксора в обмотку 6 считывания поступает импульс считывания 1(фнг, З,в). В обмотке 8 наводится э. д. с., величина которой пропорциональна площади перемагниченного внешнего 25кольца трансфлюксора. Сигнал, снимаемый с обмотки 8 (фиг. 3, г), через усилитель 3 подается в обмотку 5 записи следующего каскада (следующего двоичного разряда). Если имеется сигнал с обмотки 8, то в старший З 0 разряд двоичного кода записывается едпница. Затем поступает импульс приведения трап сфлюксора 1 в исходное состояние (фиг. З,а), этот каскад, готов к приему следующего сигнала ю,(фиг. З,б).В случае перемагничивання только части внутреннего кольца трансфлюксора при подаче в обмотку б импульса считывания в обмотке 8 э. д с. не наводится, В старший разряд двоичного кода записывается нуль. Далее подается импульс приведения трансфлюксора в исходное состояние и в обмотке 7 наводится э, д. с., пропорциональная площади перемагниченного внутреннего кольца. Сигнал, снимаемый с обмотки 7 (фиг. З,д), через усилитель 3 проходит в обмотку записи следующего каскада (следующего двоичного р аз ряда) .Процессы в следующем каскаде проводят совершенно аналогично, и это повторяют вплоть до младшего разряда двоичного кода. После этого устройство готово к новому циклу преобразования сигнала в двоичный код.Предмет изооретенияУстройство для преобразования сигнала в двоичный код, содержащее логическое устройство, усилитель напряжения, ячейки памяти, отличающееся тем, что, с целью увеличения надежности устройства и уменьшения его веса и габаритов, в каждый двоичный разряд добавлен трансфлюксор, обмотка записи которого соединена с логическим блоком и выходом усилителя, а входы усилителя соединены с обмотками снятия 0 и 1 предыдущего разряда, причем обмотка снятия 1 подключена к ячейке памяти.347907 фиг. Г С Сигю Ссчию оставптслв А. Гороачев Техред Т. КурилкоКорректор Е. Усова зова едатор И,;аз 3851550 Изд. Ло 11,9 Тарак 400 Полнсное ЦНИИПИ Комитета по делам изобретений:отврыт", при Совете Министров СССР Москва, Ж, Раушская наб., д. 415