Устройство для ускоренного перемножения одноразрядных десятичных чисел

О П И С А Н И Е 338899ИЗОБРЕТЕНИЯ СОюз СОВдтсиих Соиидлистичосиих РеспублинЗависимое от авт. свидетельстваЪ Ч. Кл. б 061 7/5 Заявлено 24.Х 1.1970 (М 1611075/1 с присоединением заявкиКомитет па делам аобретеиий и открцтий при Совете Мииистпов СССРПриоритетОпубликовано 15,т.1972, Бюллетень16 Дата опубликования описания 16 Х 1.1972 УДК 81.325.59(088.8) Ъ(;ф%р 1 - , .(:, Б, Норкин и Н. Л, ЛогуноваГ Авторыизобретения Ордена Ленина институт проблем управ (автоматики и телемеханики) Заявител УСТРОЙСТВО ДЛЯ УСКОРЕННОГО ПЕРЕИНОЖЕНИЯ ОДНОРАЗРЯДНЫХ ДЕСЯТИЧНЫХ ЧИСЕЛ2 уровнеи напояжения от 0 м 10 8 за счет реализации илителях, пассивных суми логических элементах исания старшего разряда а ключевых элементах и чителе младшего разряв виде,дискретныхдо 100 в с интервалона операционных усматорах, пороговыхматематического опй, и реализации ноперационном уси,К Устройство может быть использовано для умножения многоразрядных чисел в вычисли тельных устройствах в случаях, когда, вход ные сигналы представлены дискретными уров нями напряжений постоянного тока,Известны матричные устройстра умножениядесятичных чисел, представление числа в которых должно быть либо фазоимпульсным,либо пространственно-импульсным. Известно 10также быстродействующее устройство умножения двоичных чисел, в котором одноразрядное десятичное число представлено четырьмя двоичными разрядами.Однако такое представление числа требует 15сложного оборудования и наличия специальных преобразователей, а в случае двоичногопредставления - большого числа суммирующих устройств,Целью изобретения является упрощение 20схемы умножения двух огоноразрядных десятичных чисел, исключение преооразованияформы представления чисел и ооеспечениевозможности работы с многоуровневыми сигналами. 25В предлагаемом множительном устройстведля быстрого перемножения одноразрядныхдесятичных чисел Х и У эта цель достигаетсяпутем предоставления результата перемножения двумя десятичными разрядами У 1 и КВ ЗО При этом операционные усилители, пассивные сумматоры, ключевые, пороговые и логические элементы могут быть выполнены на интегральных схемах.Схема предлагаемого устройства приведена на чсртеже.Каждая входная клемма устройства, подключенная к источникам, напряжения, соответствующим сомножителям Х и У, соединена со входом,своего инвертирующето операционного усилителя 1.Множительное устройство содержит два основных блока 2 и 3. В блоке 2 реализуется старший разряд К произведения ХУ. Блок 2 состоит из четырех пассивных сумматоров на двух, сопротивлениях 4. Первые два сумматора подсоединены к источнику напряжения 5, соответствующему - 5, вторые два - к источнику напряжения б, соответствующему 5 дискретным единицам. Другие входы этих сумматоров соединены соответственно с шин а ми Х, У, - Х, - У. Выходы всех сумматоровчерез диоды 7 соединены с группой пороговых элементов 8 - 10.Пассивный сумматор на трех сопротивлениях 4 соединен с шинами Х, У и с источником 11, соответствующим 10 дискретным 5 единицам, другой пассивный сумматор,на трех сопротивлениях 4 со линеи с шинами - Х - У и с источником 12, соответствующи,м 10 дискретным единицам, Выходы этих двух сумматоров через диоды 7 соединены с груп пой пороговых элементов 13 - 15,Выходы пороговых элементов 8, 13 соединены,с логической ячейкой И 1 б, выходы пороговых элементов 9 и 15 - с логической 15 ячейкой И 17, а выходы пороговых элементов 10 и 14 - с логической ячейкой И 18. Входы логической ячейки 19 ИЛИ соединены с,выходами ячеек 17 и 18.Вход операционного усилителя 20 соединен 20 с шинами - Х, - У, источником, напряжения 12 через диоды 21 и входные сопротивления 22 и с,выходами ячеек 1 б, 19.В блошке 3 реализуется младший разряд произведения %. Шина У соединена со вхо дами десяти ключей 23 через цепочку последовательно включенных источников напряжения 24. В качестве источников напряжения применены полупроводниковые стабилитроны с напряжением стабилизации У. 30Ключи 23 соединены с шиной - Х, а выходы всех десяти ключей 23 соединены со,входами операционного усилителя 25. Кроме того, ко входу усилителя 25 подсоединен с коэффициентом десять сигнал, соответсъвующий стар- З 5 шему разряду К. Сипналы, соответствующие сомножителям Х и У, представляют собой дискретные многоуровневые,напряжения с интервалом 10 в в диапазоне от 0 до 100 в.40Операционные усилители 1 инвертируют напряжения, соответствующие сомножителямХи У,В блоке 2 с четырех пассивных сумматоровна двух сопротивлениях снимаются напряжения, соответствующие Х - 5, У - 5, - Х+5,- У+5. На диодах 7 выделяется напряжение,соответствуюпцее тах(Х - 5), (У - 5). Онопоступает на пороговые элементы 8 - 10, имеющие пороги срабатывания 3,5 единицы, 2,5 50единицы, 1,5 единицы соответственно.С двух пассивных сумматоров на трех сопротивлениях снимаются напряжения, соответствующие (Х+У - 10) и - (Х+ У - 10), Надиодах 7 выделяется,напряжение, соответствующее (Х+ У - 10) и,поступает:на пороговыеэлементы 13 - 15, имеющие:пороги срабатывания 3,5 единицы, 1,5 единицы и 0,5 единиц соответственно. Если сраоаты 1 вают пороговыеэлементы 8 и 13, то ячейка И 1 б,выдает сигнал, соответствующий единице. Если срабатывают пороговые элементы 9 и 15, то ячейка И 17,посылает, сигнал в ячейку ИЛИ19. Если срабатывают пороговые элементы 10и 14, то ячейка И 18 посылает сигнал в 65 ячейки ИЛИ 19, которая выдает сигнал, соответствующий единице.Сумматор, выполненный на операционном усилителе 20, формирует сигнал, соответствующий старшему разряду ФьВ блоке 3 ключи 23 открываются напряжением, соответствующим,сомножителю У, причем напряжение открывания для каждого из десяти ключей отличается от предыдущего на величину У. При открывании каждого ключа через него поступает на вход операционного усилителя 25 напряжение, соответствующее - Х, с входного инвертора 1 с коэффициентом у 1 силения единица. Таким образом, если на операционный усилитель 25 больше никаких напряжений не подавать, то выходной его сипнал соответствовал бы произведению ХУ, (напряжение на выходе менялось бы от 0 до 1000 в). Но на операционный усилитель 25 подается, напряжение, соответствующее К с коэффициентом усиления десять. Следо 1 вательно, с выхода усилителя 25 снимается напряжение, точно соответствующее младшему разряду У результата умножения ХУ.Предмет изобретенияУстройство для уокоренного перемножения двух одноразрядных десятичных чисел, содержащее блоки формирования соопветственно старшего и младшего разрядов произведения, включающие опе 1 рационные усилители, пассивные сумматоры, ключевые схемы, пороговые элементы, логические ячейки И, ИЛИ и источники напряжения, отличающееся тем, что, с целью упрощения устройства и обеспечения возможности работы с многоуровневыми сипналами, одна входная клемма устройства, подключенная,к источнику,напряжения, соответствующему первому сомножителю, соединена со входом перьвого операционного усилителя и с перовым входом первого и пятого сумматоров блока формирования старшего разрядадругая входная клемма устройства, подключенная,к источнику напряжения, соответствующему второму сомножителю, подключена ко входу второго операционного усилителя, к перному входу второго и второму,входу пятого сумматоров формирования старшего разряда и через цепочку последовательно соединенных стабилитронов к первым входам десяти аслючевых схем блошка формирования младшето разряда, вторые входы которых соединены с выходом перьвого операционного усилителя,который подключении к первому входу третьего и шестого сумматоров блока формирования старшего разряда, выход второго опер ационного усилителя,подключении к первому входу четвертого и,второму входу шестого сумматоров и также, как выход первого операционного усилителя и четвертый источник напряжения через диод, включенный в обратном направлении, подсоединены к одному из входов с ум мирующего опер аци оии ого усилиЗаказ 1695/1 Изд. М 658 Тираж 448 Под ЦНИИПИ Комитета по делам изобретений и открытий при Совете МинистровМосква, Ж-З 5, Раушская паб., д. 4/5 сносСССР Типография, пр. Сапунова, 2 5теля блока формирования старшего разряда, третьи входы пятого и шестого сумматоров подключены соотвотствен 1 но к третьему и четвертому источникам напряжения, а,вторые входы объединенных попарно первого, второго, третьего и четвертого сумматоров подключены соответственно к первому и второму источникам напряжения, выходы, первых четырех сумматоров через диоды соединены с первой группой пороговых элементов, а выходы пятого и шестого сумматоров через диоды соединены,со второй группой пороговых элементов, выходы первых пороговых элементов обеих групп соединены,со входами первой ячейки Ивыход которой подключен ко второму входу суммирующего операционного усилителя блока формирования старшего разряда, выходы второго порогового элемента первой группы и третьего порогового элемента второй группы, а также третьего порогового элегмента первой группы и второго порогового 5 элемента второй группы подключены соответственно ко входам второй и третьей ячееек И, выходы которых соединены со входами ячейки ИЛИ, выход которой подключен к третьему, входу суммирующего операционного 10 усилителя, выходом соединенный с выходомблока формирования старшего разряда и со вторым,входом суммирующего операционного усилителя блока формирования младшего разряда, первый вход которого подключен к 15 выходам:всех десяти ключевых схем, а выходсоединен с выходом блока формирования младшего разряда.