Постоянное запоминающее устройство с непосредственной выборкой

ОПИСАН И ИЗОБРЕТЕН И 572 Союз Советсквх налнстнческнхРеслублннОЮЗЩЯц",т 1 т:гут 6 на МБД К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Зависимое от авт. свидетельств аявлено 17.Ч 111,1970 1 1467495/18-24присоединением заявки-, б 11 с 17/ Комнтет по делам изобретений н открыт ори Совете Министре СССР.327,66(08 убликовано 11.1 Ч.1972. Бюллетеньта опубликования описания 16.Ч.1972 Авторыизобретен ганян, А. М. Ивано Заявитель СТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВ С НЕПОСРЕДСТВЕННОЙ ВЫБОРКОЙИзобретение относится к области цифровойвычислительной техники и может быть использовало,в запоминающих устройствах цифровых вычислительных машин.Известны постоянные запоминающие устройства (ЗУ) с непосредственной выборкой,например постоянное запоминающее устройство трансформаторного типа, в котором длязаписи кодов используются многообмоточныетрансформаторы. 10Однако такое устройство требует большогообъема оборудования и большого объема монтажных работ,при зациси информации (кодовый провод в наихудшем случае прошиваетстолько сердечников, сколько разрядов содержит код),Кроме того, в нем применяются разнообразные элементы для выполнения логических изапоминающих функций, и невозможно интегральное исполнение всего ЗУ, 20Целью изобретения является повышение надежности ЗУ, сокращение объема оборудования, унификация применяемых элементов иобеспечение интегрального исполнения ЗУ снепосредственной выборкой, 25Эта цель достигается тем, что в качественакопителя применен счетчик в режиме, последовательного счета, а для выделения определенных кодов - временный дискриминатор,состоящий из п кольцевых переочетных схем. 30 Халитова и Я. А, Хетагуров Коэффициенты пересчета Р Р, Р этих схем и число разрядов т счетчика связаны соотношением 2(РРь , Р. Кроме того, в устройстве применена общая схема ИЛИ и,программное устройство, Программное устройство выполнено на логических вентилях, входы которых подключены к тем элементам кольцевых пересчетных схем, порядковый номер которых равен остатку от деления порядкового номера временного импульса, выделяющего определенный код, на число элементов кольцевой пересчетной схемы, и к определенным выходным ячейкам дешифратора адреса, представляющим собой многокодовые схемы ИЛИ. Счетчик, кольцевые пересчетные схемы и адресный регистр охвачены логической обратной связью,с выхода общей схемы ИЛИ через элемент задержки для установки всей схемы в исходное:положение после выборки необходимого кода.На чертеже изображена блок-схема предложенного ЗУ.ЗУ состоит из схемы пуска и останова 1, задающего генератора 2, входных вентилей 3 и 4, кольцевых пересчетных схем о и 6, логических вентилей 7 - 22 общей схемы ИЛИ 23, счетчика 24, выходных вентилей 2 Б - 28, входного вентиля 29, регистра адреса 30, дешифратора адреса З 1, выходными ячейками 32 которого являются ми оговходовые схемы5 10 15 3ИЛИ, логической обратной связи 33 через элемент задержки 34, стробирующей связи 3 б, входной связи пуска и останова 3 б, входной связи установки в исходное состояние 37 и входной связи установки адреса 38.Кольцевая пересчетная схема б состоит из элемента 0 39, элемента 1 40, элемента 2 41, элемента 3 42. Кольцевая пересчетная схема б состоит из элемента 0 43, элемента 1 44, элемента 2 45, элемента 3 4 б и элемента 4 47. Счетчик 24 состоит из элементов 48 - б 1. Логические вентили 7 - 22 образуют устройство, предназначенное для выделения временных импульсов от 0 до 15. Связи на входы вентилей 7 - 22 заведены с тех элементов кольцевых пересчетных схем, порядковый номер которых равен остатку от деления, порядкового номера временного импульса, выделяющего необходимый код, на число элементов кольцевой пересчетной схемы, и с выходных ячеек 32 дешифратора адреса 31.ЗУ работает следующим образом.Перед обращением к устройству кольцевые пересчетные схемы б и б, счетчик 24 и регистр адреса 30 устанавливаются в исходное состояние с,приходом импульса на входную связь установки в исходное состояние 37. С входной связи установки адреса 38 код адреса записывается в регистр адреса 30. В дешифраторе адреса 31 возбуждается одна из выходных ячеек 32. Разрешающий сигнал с этой ячейки поступает на один из трех входов одного из вентилей 7 - 22.Задающий генератор вырабатывает импульсы, поступающие на входные вентили 3, 4 и 29, с которых сигналы поступают соответст.венно в кольцевые,пересчетные схемы 5 и б, а также на счетчик 24 только при поступлении сигнала на входную, связь 3 б, запускающую схему 1. Сигналпришедший со схемы 1, разрешает прохождение импульсов задающего генератора 2 через входные вентили 3, 4 и 29. В элементы 0 39 и 43 схем б и б и элемент 50 счетчика 24 записывается 1, С приходом каждого импульса с задающего генератора 2 1 переносится в,следующие элементы схем б и б, а содержимое счетчика 24 изменяется на 1. Как только на всех входах одного из вентилей 7 - 22 появятся сигналы, выходной 20 25 30 35 40 45 50 сигнал с этого вентиля поступает на общую схему ИЛИ 23. С выхода схемы 23,сигнал поступает сразу в логическую обратную связь 33 и стробирующую связь 3 б. Сигнал стробирующей связи 3 Б разрешает считывание информации, записанной к этому моменту времени в счетчике 24, и на выходных вентилях 25 - 28,появляется необходимый код. Сигнал с выхода схемы ИЛИ 23, поступающий в логическую обратную связь 33, задерживается элементом задержки 34 и затем после появления кода на выходах вентилей 25 - 28 устанавливает схемы 1, Б и б, счетчик 24 и регистр адреса 30 в исходное, состояние. ЗУ готово к следующему обращению. Предмет изобретения Постоянное запоминающее устройство с непосредственной выборкой, состоящее из регистра адреса, дешифратора адреса с многовходовыми схемами ИЛИ на его выходах, и- разрядного счетчика со схемами И на его выходах, г кольцевых пересчетных схем, коэффициенты пересчета Р Р,Ркоторых и число разрядов т счетчика связаны соотношением 2 щ(РР, .Рп логических вентилей, выходы которых подключены к общей схеме ИЛИ, задающего генератора, схемы пуска и останова, выходы которых подключены ко входам входных вентилей, схемы установки в исходное положение и линии задержки, отличающееся тем, что, с целью повышения надежности и сокращения размеров постоянного запоминающего устройства, входы логических вентилей соединены с выходами многовходновых схем ИЛИ адресного дешифратора и с выходами элементов кольцевых пересчетных схем, порядковый номер которых равен остатку от деления порядкового номера временного импульса, выделяющего определенный код, на число элементов кольцевой пересчетной схемы, а выходы логических вентилей соединены со входами общей схемы ИЛИ, выход которой подключен ко входам схем И т-разрядного счетчика и ко входу линии задержки, которая, соединяя выход общей схемы ИЛИ со входом схемы установки в исходное положение, образует обратную логическую связь,Редактор Л. Утехина Ксрректоп Е. Исакова Типография, пр, Сапунова, 2 Заказ 1172/9 Изд, Ме 524 Тираж 448 Подписное ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР Москва, Ж.35, Раушская наб., д. 4/5