327477
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 327477
Авторы: Всесоюзный, Маз, Маркшейдерского, Янковский
Текст
Союз Советских Социалистических РеспубликОПИСАНИЕ ИЗОБРЕТЕН ИЯ ВТОРСКОМУ СВИДЕТЕЛЬСТВУ ависцьмое от авт. свидетельства хо -а. 6 061738.111.1969 ( 1316474/26-9) исоедсацецивм заявки,х,Комитет по делатх риоритет -изобретений и открытийпри Совете 1 т 1 инистров хДК 681.325 66 (088 8 Опубликовано 26.1.1972. Бюллетень чо 5 Дата опубликовацця опц:ация 10.1 у.197 Авторыизобретвция. Я. Янковскии Всесоюзиы й иаучио-исследовател ьски й ицститу горной геомеханики и маркшейдерского делааявцтель УММАТОР Изобретение относится к области цифровыхвычислительных машин, в частности к сумматорам, предцазцачеццым для выдачи даццых ца печать или индикацию,Известцы сумматоры, содержащие ячейки двоичцо-десятичцых разрядов, каждая цз которых, за исключеиием самой старшей, образована тремя ячейками двоичных разрядов, к которым подключена четвертая ячейка разряда весом 8.С целью получеция ца выходе сумматора двоичцо-десягичцого числа в предлагаемом сумматоре каждая ячейка старшего двоичцодесятичного разряда соединена с младшей через схему вычитация из ячейки младшего разряда удвоециого значения старшей, а к каждой двоичио-десятичной ячейке разряда подключецо устройство для регистрации переполцеция, один выход которого соединен со схемой переноса восьмеричной единицы из ячей ки старшего разряда в ячейку младшего, а второй выход соединен со следуюшими ячейками младших разрядов, если ячейка двоичцодесятичного разряда не самая младшая.Ка фиг. 1 вриведеца блок-схема предлагае мого сумматора; ца фиг. 2 - его фуцкциоцальцая схема.Сумматор (фиг. 1) состоит из младшего дьоичцо-десяти-шого разряда 1, образоваииого путем подключения четвертого разряда к трем 3 разрядам двоичцого сумматора, старшего дьоцчцо-десятичцого разряда 2, схемы вычитация 8 удвоенного зцачеиия старшего разряда цз младшего, устройства регистрации 4 переполнения младшего разряда, схемы церецоса 5 восьмеричцой сдццицы, элсмецта времеццой задержки 6.Фуцкциоцальцая схема сумматора (фиг. 2) включает в себя триггеры двоичного сумматора 7 - 12 с элементами запоминания переиоса 18, сосдццеццые по три через и. з, ключ 14, ключ 15 и триггер 16 для подкгпочецця четвертого разряда сумматора ца триггере 17 и устройства для регистрации переполцецця ца триггере 18, схему ьычитация удвоенного зцасция старшего разряда из младшего, содержагцую кл;очи обратного кода 19 - 21, соедицециые сэ входамц триггеров младшего разряда и линию задержки 22, схему переноса восьмерцчцой еди шцы, состоящую цз лицин задержки 23, ключа 24, открытого ппц отсутствии переполцсцця в младшем двоичцо-десятичцом разряде, и ключей прямого кода 25 - 27 для восстановления числа в младшем разряде, линии зедержки 28, соединенной с шиной переноса восьмеричной единицы из старшего разряда в младший, а также элемент времеццой задержки 29 для оОгцсствлеиия повторцого цикла преобразования и ключ 80, открытьш при переполнении младшего разряда, че327477 тиг г оставитель Н. Герасимова Редактор Т, Морозова Тепрел 3. Тараиеико Корректор Е. Исакова 13 Д1 3 Р П ол ис ское Го делая стссГ Совете СССР.1:свстроРт 1 скв. Ж, Рауш кая ссаб., л. 4,5 рез который подается управляющиц сгсгссал .31 ь более младшие разряды.Работа сумматора с двоцчно-десятичным вьсходом происходит следующим образом,До прихода управляоцсего сигссала 32 устродство работает как ооычцый сумматор, а с приходом управлясощего сигнала 32 (фиг. 1) па схему вьцситассия 3 число из старшего двоцчцо-десятцчного разряда 2 в дополнительном коде переписывается в младший двоичцо-десятичный разряд. При наличии переполнения устройство регистрации 4 выдает управляющий сигнал т 1 для преобразования в более младших разрядов, прц этом результаты в разрядах 1 ц 2 представляют собой двоцчцодесятичные числа.11 ри отсутствии переполцецня с устройства регистрации 4 снимается сигнал на схему переноса 5 восьмеричссой единицы из старшего разряда в младший, которая гсредварительцо восстанавливает первоначальнос число и младшем разряде, и на элемент временной задержсдс 6, соедицецныц с шиной управлясощего сиг 4цала 32 для осуществления повторного преобразования до появлеися сигнала 31. Предмет изобретенияСт мматор, содержащий ячейки двоично-десятцчпых разрядов, ссаждая из которых, за исключением самой старшей, образована тремя ячейками двоичных разрядов, к которым подключена четвертая ячейка разряда весом 8, 10 отласи ошийся тем, что, с целью получения цавыходе двоично-десятичного числа, каждая ячейка старшего двоично-десятичного разряда соединена с младшей через схему вычитания цз ячейки младшего разряда удвоенного эца сесссс 5 с старшего, а и каждой дбоично-дес 5 стичссой ячейке разряда подключено устройство для регистрации переполнения, один выход которого соединен со схемой переноса восьмеричцоц единицы из ячейки старшего разряда в 20 ячейку младшего, а второй выход соединен соследуюсцими ячейками младших разрядов, если ячейки двоично-десятичного разряда не самая младшая. Обтасеиая тсспотраф ся Се:трЭсскОГО 1:сравлеа;ся с.есати
СмотретьЗаявка
1316474
М. Д. Мазь, Э. Я. Янковский, Всесоюзный научно исследовательский институт горной геомеханики, маркшейдерского дела
МПК / Метки
МПК: G06F 7/50
Метки: 327477
Опубликовано: 01.01.1972
Код ссылки
<a href="https://patents.su/2-327477-327477.html" target="_blank" rel="follow" title="База патентов СССР">327477</a>
Предыдущий патент: Вычислительное устройство
Следующий патент: Устройство контроля регистра числа
Случайный патент: Криогенный резервуар