Преобразователь двоичного кода в десятичный

2 О 4027 ОП ЙСАН ИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союэ Советских Социалистических Республикавпсимое от авт, свидетельствааявлено 17 Х 1.1966 ( 1084439/26-24 42 пт, 14 енпем заявкиприсо ПриоритетОпубликовано 09,Х.1967. Бюллетень21Дата опубликования описания 5.1.1968 061 МГг фкохтитет по делагмобретений м открытийри ,Совете МинистровСССР 1.325.53(088.8) ьторзсбрегения Слюсарен сударственньтй всесоюзный центральный научно-исследовательск институт комплексной автоматизацииаявител ОБРАЗОВАТЕЛЬ ДВОИЧНОГО 1(ОДА В ДЕСЯТИЧНЬ отен, По ои вход т посту- сотни в хожение воичном ции вы 2 для блока с атора 2 на вто няющим шина ент выбранной ного кода. С и ооратном д носильно опер фратор с шифр о соеди эквивалдвоич рямом оре рав выход и на шиэтому сигналусумматора 3 ппает числовойвиде обратногослагаемых в пкоде в сумматчитания,3 обозначенный Выходной, всегда находится в диапа Известные преобразователи двоичного кода в десятичный, содержащие сумматор, дешифратор и логические схемы, осуществляют преобразование двоичного кода в десятичный с разверткой во времени, что снижает быст. родействие устройства,Предложенное устройство отличается от известных тем, что в нем входные шины преобразуемого кода подключены ко входам дискриминатора и сумматора, выход дискриминатора соединен со входом шифратора, выход которого подключен ко второму входу сумматора, а выходы разрядов преобразовачного кода образованы выходами дискриминаторов. На чертеже показана функциональная схема преобразователя. ходной двоичный код А= а,2 - , подаваемыи параллельно, коммутируется на кодовый дискриминатор 1 цифры сотен и на один вход и-разрядного сумматора 3 блока сотен, Цифры сотен О, 1, 2в дискриминаторе 1 определяются по логическим уравнениплг в булевой алгебре, связывающим разряды входного двоичного кода А в пределах 0 - 99, 100 - 199, 200 - 299 и т, д. Сигнал А, = =1 (г=О, 1, 2) кодового дискриминатора 1 блока сотен является результатом преобразования по разряду сотен, коммутируется нз зоне 0 - 99. Код В заводится одновременно 5 на один вход сумматора 3 и на дискриминатор 1 десятков следующего блока. Цифры десятков О, 1, 28, 9 в дискриминаторе 1 определяются по логическим уравнениям в буле.вой алгебре, связывающим разряды двоично го кода В в пределах 0 - 9, 10 - 19, 20 - 29,80 - 89, 90 - 99. Сигнал В, = 1 (г = О, 1, 29) кодового дискриминатора 1, блока десятков, являющийся результатом преобразования по разряду десятков, коммутируется на выход и 25 заводится на шифратор 2 для десятков. Поэтому сигналу с шифратора 2 на второй вход сумматора 3 по соединяющим шинам поступает числовой эквивалент выбранното десятка в виде обратного двоичного кода. В ре зультате вычитания кодов на выходе сумматора 3 блока десятков образуется код С =- = ,с,2 в , который всегда находится в диас с спазоне 0 - 9. Код С по соединяющим шипам поступает на вход дискриминатора 1 для единиц следующего блока (неполного). Цифры единиц О, 1, 29 в дискриминаторе 1 блока единиц определяются по логическим уравнениям в булевой алгебре, связывающим разряды двоичного кода С в пределах 0 - 9. Сигнал С; = 1 (с = О, 1, 29) кодового дискриминатора 1 блока единиц является результатом преобразования по разряду единиц и коммутируется на выход. Таким образом, на выходе преобразователя имеем десятичныйскод Р = сс;10 с - , соответствующий входномуидвоичному коду А = а,2 с-.Если количество разрядов входного двоичного кода А больше 9, то перед блоком сотен последовательно подсоединяется блок с дискриминатором 1 для тысяч, шифраторы 2 для числового эквивалента тысячи в двоичном обратном коде и сумматор 3. Полученный десятичный код Р может подсоединяться для запоминания на регистр, выполненный, например, на триггерах или реле с самоблокировкой. Результат преобразования в этом случае может храниться до момента подачи специального сигнала сброса.Работу устройства можно проиллюстрировать примером для восьмиразрядцого двоичного кода а,а,а,а;а 4 азазагде разряды а, принимают значения 0 или 1.Пусть имеем дискриминатор сотен 1 (см. чертеж), составленный из элементов И, ИЛИ, НЕ по следующим уравнениям в булевой алгебре:А,(2)(100) =ава 7(а,+аз+а,)А,(1)(100) =ААОАо(0(100) = ав(а,+аз+а,+а,+аз)В исходном состоянии сигналы Лз, Л, и Лв, определяющие соответственно цифры сотен 2, 1 или О, равны нулю, При подаче двоичного кода в пределах 00000000 - 11111111, т. е.0 в 2, один из сигналов Лз, А, или Ав становится равным 1. Действительно, для двоичного кода в пределах 0 - 99 сигнал Ло= 1, для кода в пределах 100 в 1 сигнал А,= 1, для кода в пределах 200 в 2 сигнал Аз=1. При этом сигналы А, А, и А, однозначно опреде. ляют цифру сотен и являются выходными.Пусть имеем входной код, соответствующий числу 173, т, е, 10101101. Тогда имеем сигналы на выходе 1:Аз=О, А,=1, А,=О. По сигналу А=1 возбуждается шина шифратора 2, представляющая собой набор элс ментов НЕ, включенных так, что образуется обратный двоичный код числа 100, т. с. 10011011 (числовой эквивалент). Входной код числа 173, который одцовре 5 менно поступает как на дискриминатор, так и на сумматор 3, складывается с обратным кодом числа 100, выбранным из шифратора 2. Это действие равносильно вычитанию, т. е,в результате остается число 73, обозцачае 10 мое через код Ь-,ЬвЬзЬ 4 ЬзЬЬз, В двоичном коде это действие выглядит следующим образом: 10101101 (173)15 Код числа 73 подается на дискриминатордесятков 1, который выполняется снова на 20 элементах И, ИЛИ, НЕ, реализующихлогические уравнения в булевой алгебре для сигналов каждого возможного десятка О, 10, 20, , 90.В данном случае сигнал В;, определяющий 25 седьмой десяток, становится равным 1, Оцявляется выходным сигналом и одновременно оц же возбуждает шину шифратора 2. Логическое уравнение сигнала В, следующее: В,(7)(10) =Ь 7 ЬзЬз(Ьь+Ьз Ьз). На сумматор десятков 3 поступает код числа 73 от сумматора сотен 3 и обратный код числа 70, т. е.01110011 из шифр атор а. Все операции выполняются одновременново всех узлах преобразователя за один такт, одновременно с подачей входного кода. Разрядные сумматоры на три входа, составляю.45 щие основу узлов, также легко выполняютсяна элементах И, ИЛИ, НЕ согласно известным логическим уравнениям для сигнала суммы и сигнала переноса. 50Предмет изобретенияПреобразователь двоичного кода в десятичный, содержащий дискриминатор, шифратор, сумматор комбинационного типа, отличаюисийся тем, что, с целью повышения быстро действия входные шины преобразуемого кода подключены ко входам дискриминатора и сумматора, выход дискриминатора соединен со входом шифратора, выход которого подключен ко второму входу сумматора, а вы ходы разрядов преобразованного кода образованы выходами дискриминаторов. После вычитания в сумматоре десятков 3 35 результатом является число 3, т. е. 0011, которое поступает на дискриминатор единиц 1.Если код остатка обозначить через С,С,С,С то сигнал Сз(3 р,1) =СзС,С,=1, обозначающий цифру 3, является выходным.40Составитель Л. Скобелева Рсдактор Л, А. Утехина Техред Л. Я, Бриккер Корректор М, П. Ромашо Заказ 4239/19 Тираж 535 ПодписноеЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССРМосква, Центр, пр. Серова, д. 4