Устройство для приема дискретной информации

(54)УСТРОЙСТ НОЙ ИНФОРМ РЕТО ОО ГОСУДАРСТВЕ ЮЕ ПАТЕНТНОВЕДОМСТВО СССР(ГОСПАТЕНТ СССР) Изобретение относится к электросвязии Может быть использовано при создании усФройств для приема дискретной информации; закодированной корректирующим кодом.Цель изобретения - повышение достоверности приема дискретной информации.На чертеже изображена принципиальная схема устройства для приема дискрет, ной информации,Устройство содержит; 1 - декодер; 2 - сумматор по модулю два; 3 - селектор; 4 - блок управления; 5 - выходной накопитель;6 и 7 - блоки памяти; 8 - трехвходовый элемент ИЛИ; 9 и 12 - элементы НЕ; 10 - элемент ИСКЛЮЧАЮЩЕЕ ИЛИ; 11 - элемент 2 И-ИЛИ.Устройство для приема дискретной информации содержит декодер 1, первый вход которого соединен с первым входом сумма:тора по модулю два 2 и с первым выходом селектора 3, вход которого соединен с первым выходом декодера 1, второй выход которого соединен с первым входом блока 1808170 АЗ 04 3 1/16, Н 03 М 13/00(57) Использование; в электросвязи для приема дискретной информации, закодированной корректирующим кодом, Сущность изобретения: устройство для приема дискретной информации содержит декодер, сумматор по модулю 2, селектор, блок управления, выходной накопитель, первый и второй блоки памяти, элемент ИЛИ, элементы НЕ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент 2 И-ИЛИ, Цель - повышение достоверности приема дискретной информации, 1 ил. управления 4, первый выход которого соединен с первым входом выходного накопителя 5, второй вход которого соединен с выходом сумматора по модулю два 2 и с информационным входом первого блока памяти 6, управляющий вход которого соединен со вторым выходом блока управления 4,р третий выход которого соединен с управляющим входом второго блока памяти 7, а второй выход селектора 3 соединен со вторым входом блока управления 4, элемент ИЛИ 8, первый вход которого соединен с 4 четвертым выходом блока управления 4, О второй вход элемента ИЛИ 8 соединен с выходом второго блока памяти 7, ииформа-: 1 ционный вход которого соединен с третьим . входом элемента ИЛИ 8 и через первый элемент НЕ 9 с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 10, первый вход которого соединен с первым входом элемента 2 ИИЛИ 11 и является информационным входом устройства, второй вход элемента г 2 И-ИЛИ 11 через второй элемент НЕ 12 соединен с выходом элемента ИЛИ 8, которыйсоед анен с третьим входом элемента 2 ИИЛИ 11, четвертый вход которого соединенсо вторым входом элемента ИСКЛЮЧАЮЩЕЕ,,чИЛИ 10 с выходом первого блока памяти"6, в выход элемента 2 И-ИЛИ 11 соединен совторыми входами декодера и сумматора помодулю два.Устройство работает следующим образом,Кодовые и-элементные комбинации поэлементно поступают на первые входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 10 и элемента2 И-ИЛИ 11, При этом сигналы на выходахблоков памяти 6 и 7 равны нулю, С выходаэлемента 2 И-ИЛИ 11 принимаемые кодовые 15комбинации также поэлементно поступаютна вторые входы декодера 1 и сумматора помодулю 2, с выхода которого принимаемыекодовые комбинации также поэлементнопоступают на информационный вход первого блока памяти 6 и второй вход выходногонакопителя 5,В случае отсутствия или необнаруженияошибок элементы принятой кодовой комбинации поступают на выход выходного нако-;25пителя 5,При обнаружении в принятой кодовойкомбинации ошибки со второго выхода декодера 1 в блок управления 4 поступает Сигнал единица и с выхода первого блока 30памяти 6 принятая кодовая комбинация через четвертый вход и выход элемента 2 ИИЛИ 11 и второй вход сумматора по модулюдва 2 поэлементно поступает на второй входвыходного накопителя 5, при этом селектор 353 выделяет импульсы для исправления всумматоре, по модулю два 2 искаженныхэлементов и устранения влияния исправленных разрядов на содержимое декодера1. Если возникшая в кодовой комбинации 40ошибка неисправляема, то со второго выхода селектора 3 в блок управления 4 поступает сигнал, под воздействием которогопоследний осуществляет блокировку выхода выходного накопителя 5, При этом элементы комбинаций, следующих за принятойс ошибкой комбинацией, записываются впервом блоке памяти 6, а их признаки запоминаются в блоке управления 4, причемпринятым без ошибки или с исправленными 50ошибками кодовым комбинациям присваивается признак "0", а принятым с ошибкой- признак "1",При повторном приеме сигналы на выходе второго блока памяти 7 и четвертом 55выходе блока управления 4 равны нулю и навыход элемента 2 И-ИЛИ 11 поступают элементы кодовых комбинаций, считываемыхпоэлементно из первого блока памяти 6, если элементы принимаемых кодовых комбинаций и одноименные элементы соответствующих кодовых комбинаций, принятых при первом приеме, совпадают, в противном случае на выход элемента 2 И-ИЛИ 11 поступают элементы кодовых комбинаций, принимаемых повторно, При этом результаты совпадений, которым на выходе первого элемента НЕ 9 соответствует сигнал единица, записываются во второй блок памяти 7, в котором формируется вектор совпадений, а в первый блок памяти 6 и выходной накопитель 5 будет принята кодовая комбинация со значениями совпавших элементов в разрядах, которым в векторе совпадений соответствуют единицы, и со значениями элементов, поступивших при повторном приеме в разрядах, которым в векторе совпадений соответствуют нули.В случае отсутствия или исправления ошибок в первой кодовой комбинации,принятой при повторении, на выходах блока управления 4 образуются соответствующие сигналы, при которых в выходной накопитель 5 считываются либо элементы кодовых комбинаций, формируемых при повторном приеме, если одноименной кодовой комбинации при первом приеме в блоке управления 4 присвоен признак "1", либо элементы кодовых комбинаций, записанных в первый блок памяти 6, если при первом приеме одноименной кодовой комбинации в блоке управления 4 присвоен признак "0", При этом в случае отсутствия или исправления в последней ошибок хранения элементы считанной из первого блока памяти 6 кодовой комбинации, поступают на выход выходного накопителя 5, В противном случае одноименная кодовая комбинация принимается повторно и при невозможности исправить ошибку в повторно принятой кодовой комбинации в блоке управления 4 записывается признак "1" вместо записанного там признака "0".В случае невозможности исправить ошибку в первой кодовой комбинации, принятой п ри повторении, выход выходного накопителя 5 блокируется вновь, следующие комбинации принимаются повторно, При этом их признаки запоминаются в блоке управления 4 вместо записанных там после предыдущего приема,При приеме комбинации в третий раз блокировка выхода выходного накопителя 5 не производится, причем на выход элемента 2 И-ИЛИ 11 поступают элементы кодовых комбинаций, считываемых поэлементно из первого блока памяти 6, если в одноимен,ных разрядах соответствующего вектора совпадения записаны единицы или совпадают элементы принимаемых кодовых комТираж Подписноеосударственного комитета по изобретениям и открытиям при ГКНТ С 113035, Москва, Ж, Раушская наб., 4/5 твенно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 1 бинаций с одноименными элементами соответствующих кодовых комбинаций, сформированных после предыдущих двух передач, В противном случае на выход элемента 2 ИИЛИ 11 поступают элементы кодовых ком бинаций, поступающих при третьем приеме. При этом в первый блок памяти б и выходной накопитель 5 будет принята кодовая комбинация с поэлементно отмажоритированными элементами. В случае 10 отсутствия или исправления ошибок в сформированной таким образом кодовой комбинации элементы последней поступают на вход устройства. В противном случае цикл блокировки начинается сначала и прием 15 комбинаций повторяется вновь.Фо р мула изобретения.Устройство для приема дискретной информации, содержащее декодер, первый вход которого соединен с первым входом 20 суМматора по модулю два и с первым выхо- доМ селектора, вход которого соединен с первым выходом декодера, второй выход котброго соединен с первым входом блока управления, первый выход которого соеди нен с первым входом выходного накопителя, второй вход которого соединен с выходом сумматора по модулю два и инфор-мационным входом первого блока памяти, . управляющий вход которого соединен со вторым выходом блока управления, третий выход которого соединен с управляющим входом второго блока памяти, а второй выход селектора соединен с вторым входом блока управления, а также элемент ИЛИ, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности приема дискретной информации, введены элементы НЕ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент 2 И- ИЛИ, при этом первыйвход элемента ИЛИ соединен с четвертым выходом блока управления, второй вход элемента ИЛИ соединен с выходом второго блока памяти, информационный вход которого соединен с третьим входом элемента ИЛИ и через первый элемент НЕ - с выходом элемента ИСКЛЮЧА- ЮЩЕЕ ИЛИ, первый вход которого соединен с первым входом элемента 2 ИИЛИ и является информационным входом устройства, второй вход элемента 2 И-ИЛИ через второй элемент НЕ соединен с выходом элемента ИЛИ, который соединен с третьим входом элемента 2 И-ИЛИ, четвертый вход которого соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выходом первого блока памяти, а выход элемента 2 И-ИЛИ соединен с вторыми входами декодера и сумматора по модулю два,