Устройство обработки информации
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХСПУБ ЛИК ЯОД 73 р 1) с 06 г 15/ ИСАНИЕ и вы- ебеде и, С,А,ердюковна ктура Э печение 8, с.1 РИАЦ исли ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОЧНРЫТИЯМПРИ ГКНТ СССР Н АВТОРСКОМУ СВИДЕ 1(46) 23,05,92, Бюл. Г 19(71) Институт точной механикичислительной техники и(54) УСТРОИСТВО ОБРАБОТКИ ИНФ (57) Изобретение относится к ОБРЕТЕНИЯЕЛЬСТВУ телвнои технике и может быть использовано для построения многопроцессорных и многомашинных вычислительныхкомплексов с возможностью сцитыванияинФормации из оперативной памяти других процессоров. Цель изобретения -расширение Функциональных возможнос-.тей при создании многопроцессорныхвычислительных комплексов и оптимизация колицества связей в таких комплексах. Устройство содержит первыйблок 1 мультиплексоров адреса, первый блок 2 мультиплексоров сцитыва"ния цисла, регистр 3 адреса, второйблок 4 мультиплексоров адреса, вто"рой блок 5 мультиплексоров сцитыва"ния числа, регистр 6 цисла, блок 7оперативной памяти, процессор Р иимеет выходную шину 9 адресного интерфейса, входную шину 10 адресного 17358644интерфейса, вьходную шину 11 числового интерфейса, входную шину 12 числового интерфейса, 1 ил,3ю 5 50 55 Изобретение относится к вычислительной технике и может быть исполь. -зовано для построения многопроцессорных и многомашинных вычислительных комплексов с возможностью считывания информации из оперативной памяти других процессоров.Цель изобретения - расширениеФункциональных возможностей при создании многопроцессорных вычислительных комплексов.На чертеже приведена схема предлагаемого устройства.Устройство содержит первый блок 1мультиплексоров адреса, первый блок2 мультиплексоров считывания числа,регистр 3 адреса, второй блок 4 мультиплексоров адреса, второй блок 5мультиплексоров считывания числа,регистр 6 числа, блок 7 оперативнойпамяти и процессор 8 и имеет выходную .и входную 10 шины адресногоинтерфейса, выходную 11 и входную 12шины числового интерфейса,Устройство работает следующим образом.1В 1-м модуле вычислительной сис"темы адрес оперативной памяти (РП) свыхода процессора поступает нэ входмультиплексора 1, если адрес относится к собственной РП (при чтенииили записи из/в ОП), или на входмультиплексора 4, если адрес относится к чтению из ОП другого моду"Пя. Адрес памяти, принимаемый из(1-1)-го модуля, поступает с входнойадресной шины на вход мультиплексора 1, если он относится к ОП 1-го модуля, или на вход мультиплексора 4,если он относится к ОП +1)-го модуля. При одновременном поступленииадреса процессора и внешнего адресас входной адресной шины предпочтениеотдается внешнему адресу, С выходамультиплексора 1 адрес выдается в ГПданного модуля, с выхода мультиплексора 4 адрес выдается нэ выходной адресный регистр 3 и далее на выходнуюадресную шину в (1+1)-й модуль, Приобращении процессора в собственную 0 15 20 25 30 35 ОП по записи число с выходной шинызаписи процессора поступает нэвход РП,Число, считанное из ОП данного .модуля, передается на вход мульти-плексора 2, если оно относится к процессору данного модуля, или на входмультиплексора 5 если оно относится к процессору другого модуля. Число, принимаемое от (+1)-го модуля,поступает с входной числовой шинына вход мультиплексора 2, если оноотносится к процессору данного модуля, или на вход мультиплексора 5,если. оно относится к (-1)-му модулю,При одновременном поступлении числаиз ОП данного модуля и внешнего чис"ла с входной числовой шины модуляпредпочтение отдается числу из РПданного модуля. С выхода мультиплексора 2 число выдается в процессор данного модуля с выходамультиплексора 5 число выдается на выходной регистр 6 числа и далее на выходную числовую шину в (-1) -й модуль,В любом модуле системы процесспередачи адресов и чисел аналогиченописанному для 1-го модуля,Формула изобретения Устройство обработки информации, содержащее процессор, первый блок мультиплексоров адреса первый блок мультиплексоров считывания числаблок оперативной памяти, причем первый вход первого блока мультиплексоров адреса соединен с адресной шиной процессора, выход первого блока мультиплексоров адреса подключен к адреснои шине блока оперативной памяти который через шину считывания числа из оперативной памяти соединен с первым входом первого блока мультиплексоров считывания числа, .выход которого подключен к шине считывания числа процессора, выход записи числа которого соединен с шиной записи числа блока оперативной памяти, о тл и ч а ю щ е е с я тем, что, с4аве теееете Заказ 1817 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, 11 осква, Ж, Раушская наб., д. 4/5Производственно-издательский комбинат "Патент", г.ужгород, ул, Гагарина,101 5целью расширения функциональных возможностей при создании многопроцессорных вычислительных комплексов и оптимизации количества связей в таких комплексах, в устройство введены второй блок мультиплексоров адреса, второй блок мультиплексоров сцитывания числа, регистр адреса, регистр числа, причем адресная шина процессора соединена с первым входом первого блока мультиплексоров адреса, выход которого подклюцен к входу первого регистра адреса выход которого соеди" нен с выходной шиной адресного интерфейса, входная шина адресного ин 735864бтерфейса подключена к вторым входампервого и второго блоков мультиплексоров адреса, первый вход второ 5го блока мультиплексоров считываниячисла соединен с шиной считываниячисла из оперативной памяти, выходвторого блока мультиплексоров считывания числа подключен к входу пер"вого регистра числа, выход которогосоединен с выходной шиной числовогоинтерфейса, входная шина числовогоинтерфейса соединена с вторыми входами первого и второго блоков мультиплексоров Считывания числа,
СмотретьЗаявка
4628999, 04.11.1988
ИНСТИТУТ ТОЧНОЙ МЕХАНИКИ И ВЫЧИСЛИТЕЛЬНОЙ ТЕХНИКИ ИМ. С. А. ЛЕБЕДЕВА
ТЯПКИН МАРК ВАЛЕНТИНОВИЧ, СЕРДЮКОВА ОЛЬГА НИКОЛАЕВНА, СПИРОВА ГАЛИНА ВЛАДИМИРОВНА, РОДИНА ГАЛИНА АЛЕКСАНДРОВНА
МПК / Метки
МПК: G06F 15/16
Метки: информации
Опубликовано: 23.05.1992
Код ссылки
<a href="https://patents.su/3-1735864-ustrojjstvo-obrabotki-informacii.html" target="_blank" rel="follow" title="База патентов СССР">Устройство обработки информации</a>
Предыдущий патент: Многопроцессорная система
Следующий патент: Отказоустойчивое устройство для управления реконфигурацией вычислительного комплекса
Случайный патент: Механический протез колена