Цифровой фильтр

ОЮЗ СОВЕТСКИХ ОЦИАЛИСТИЧЕСКИ 16 ЕСПУБЛИК,." г 1 П фигЧ:" Я г: ИЕ ИЗОБРЕТЕН но-дорожнныН,Прохоро я и применелов. М,: Мир,ГОСУДАРСТВЕННЫИ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР АВТОРСКОМУ СВИДЕТЕЛЬСТ(56) Рабинер Л,Гоулд Б, Теорние цифровой обработки сигн1918, с.607, фиг,9,9Там же, фиг.9.10.(57) Изобретение относится к цифровой вычислительной технике и предназначено для использования в системах цифровой обработки сигналов, Цель изобретения - повышение быстродействия. Фильтр содержит М вычислительных модулей (М - порядок фильтра), Каждый модуль состоит из умно- жителя 4, р-разрядного сумматора 5, т-разрядных элементов 6 и 7 задержки, р-разрядного элемента 8 задержки, одноразрядного элемента 9 задержки и п-разрядного сумматора 10, 2 ил,Изобретение Относи г" 5) ) ц")фооной Вьчислительной технике и г)ред;-аз )ачено дл;использования в системах цифровой с)бработ:и сигналон,Цель и)30 б)етения - )оные)заи)8 быст 1 эодействия цифрового фи,ьтра.На фиг,1 изображена функц)лональняясхема цифрового фильтоа; на )иГ,2 - унк"циональная схема Вычислительного модуляцифрового фильтра. ,0Цифровой фильтр (фиг,1) сс)держит в:)числительный модуль 1 информационныевходь 2,1 и 2,2 и информационные Выхоцы3,1 и 3.2, 1 ычислительный модуль (фиг,цифрового ф)ильтра 1 сос 1 еркит умножитель 154, р-разрядный сумматор 5, гг)-1 эазрядныеэлементы 6 и 7 задержки. р-разрядный элмент 8 зацержки, однораээяцный элемент 9задержки, пч-разрядный сумматоо 10, гразрядный пеовый вход 11 модуля, гпрэзрядный Второй нхоц1 мсдуля,гп-разряцный срвый выход 13 модуля, дг -разрядный второй выход 14 мос)ля,Фильтр эд ботает сл едук) Щи м Обгазом,Пусть по 1-му тактовому импульсу (в 1-л 25момент времени) на информационный вход2,1 цифс)оного фил.тра пос"ус)ает входнойотсчет хк (1, 1 - произвольные це):ые числа),Он устананливаетсГ на вхсдах умнокителей4 каждого,-го модуля с):=1,г), Си хронно: 30Входны 5 Отсчетом нэ Втооых ахо)" ах каждого )-го модуля )стананлиеаются р младшихразрядов (1-1)-го чя сти-сге рез,льтата Г1-м такте происходит умно:ение к;)а состветствуюсцие коэфс)ици)энть а, ) суммиронание р младших разрядэе произнеценияхк ахи р младших разрягс)В(1-1) го частичного результата элемента 1 задержки, К кон.цу 1-го .акта суммирование .чь матэра 5заканчивается и гп старших разрядов нового 1-го частичного реэул =тата устана 5)линаются на Вт 01 эом выходе ) Гс 5 лос)ля, Гокаидет суммировани В сумлятоое 51-го моДуля =.2В сумма 0 е 0 -1,- О МОцул 5суммирую ГсЯ старсь ие гч Ояэ;.)ЯДОВ произв- "15дения (хк а; 1) и с) аршие ся разрядон (1-11.го частичного результата, К кснцу-го тактасумлирование В сус маторе 10 заканчивается, и гл старв)их разрядсв ,1;-1)-го настичь ог:-1)-ГО модЯ, ПО ,1 - л) тактсвэм) импульсуу р млаДших 5)азрядОВ 1-Г 1 частл но"го резуль. ата запоминяэтся в элементе 1задержки и устанавливасгс 5 на -с ОтветстВую,ц)х 1 эазрядах Второго ВьХоца 1-й) Ячейи )5=1 Г), сигнаг) перенэса из р-го разряда сум.маторд .) Эачоминяетс 5) В ОДВОраз 1 эядномэлемент 9 задерк)и и ус) ананливается навходе переноса сумматора 1 СЬ Одговременно с этим старшие гп разрядов произведения 1 х) аД и и) старших разрядов (1-1)-го астичного результата с сыхода Ц)-го модуля )-.2,г запоминается соответственно в элементах б и 7 задержки, Кроме того. по (1+")-Му тактовому импульсу на вход 2,1 устройства пос;упает новый входной отсчет Х 1В (1+1)-м такте щстарших разрядов произвед 8 ни 5)1 Х( а суммируются с и) старшими разрядами (1-1)-го частичного результата н сумматоре 10 и н конце (1+1)-Го такта щ раэрядон 1-го частичного результата устанавливается на соответствуюсцих разрядах второго выхода- о модуля =Гг),Пока идет суммирование е сумматоре ,0 1-го модуля, в умножителе 4 фоомируется пооизведение 1 Х.) а и н сумматоре 5 р младших разрядон этого произведения суммируются с р млацшими .эазрядами 1-го частичного результата с выхода -1)-го модуля 11- - 2, г),альнейсс)ая работа предлагаемого фильтра проходит аналогично,Формула изобретения Цифровой фильтр, содержащий М (М - порядок фильтра) вычислительных модулей, причем пе)Вь)й и второй выходы и)-го (т=-1, М) вьчис)ительного модуг)я подключены соответствэнно к перВОму и Втооому входам (гп+1)-го Вычислительного модуля, первый и второй Выходы М-го Вычслсли)тельного модуля являюггся соответственно перВым и Втооым информационными ВыхОдами фильтра, пеоным и вторым информационными Входами ксторого являются соответственно пеэеь)й и Второй входь первого вычислительного умножителя, р-разрядный сумматоо и р-разрядный элемент задеркки, при этом Выходы р-раэ)эядного умножителя подключены к первому входу р-разрядного сумматора информационный выход которого подклю ен к входу р-разрядного элемента задержки, первый вход умножителя пчудклочен к первому входу вычислйтельного модуля,р-эазрядами второго входа кото:ого являются разряды второго входа р-разрядного сумматора, первый выход вычислительного модуля соединен с его первым входом, а Выходь разрядов р-разрядного элементя задержки являются р-разрядами второ:О выхода вычислительного модуля, Второй вкод умножителя является Входом задания )соэфсициента ВычислиГельного модуля, О т л и ч а )о щ и й с я тем, :).О, с целью повышения бь)стродействия, в Каждый Вычислительный мэдуль введены и)- разрядный сумматор (О+гп - разрядность Обрабатываемой инФормации), одноразрядЗаказ 4079 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5 водственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101 Про ный элемент задержки, два пз-разрядных элемента задержки, при этом выходы а- разрядов умножителя подключены к входам разрядов первого щ-разрядного элемента задержки, выход которого подключен к первому информационному входу гл-разрядного сумматора, выходы разрядов которого являются старшими и-раз рядами второго выхода вычислительного модуля, старшими гп-разрядами второго входа которого являются входы разрядов второго гп-разрядного элемента задержки, выход которого подключен к второму информационному входу 5 п-разрядного сумматора, вход переноса которого подключен к выходу одноразрядного элемента задержки, вход которого подключен к выходу переноса р-разрядного сумматора,