Вычислительный элемент для цифровых вычислительных устройств

8 О ПИЗОБРЕТЕН И Союз Соеетскиз Социалистических РеспубликК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ависимое а-авт, свидетел Заявлено 07.Х,968 ( 1274307/18-24)с присоединением заявки-Кл. 42 гпз, 7/38 21 а 1 36/18 МПК 6 061 Н 031 с ДК 681,3.055(088,8) Ковеитет по делам зобретений и открыт при Совете Министре СССРоритет -Опубликовано О 1.7,1970. Бюл тень1 Дата опубликования описания ЗЛП 1 Авторыизобретения Б,Сухомлинов, Н. К, Ференец и Э Тимофеев, М нищен Заявитель ститут автомати ВЫЧИСЛИТЕЛЬНЫЙ ЭЛЕМЕНТ ДЛЯ ВЫЧИСЛИТЕЛЬНЪХ УСТРОЙ РОВЫХ ф Известны устройства для построения ци ровых вычислительных устройств, содержащие регистр, счетчик и логические элементы.Предлагаемый вычислительный элемент для построения цифровых вычислительных устройств отличается от известных тем, что в нем входы схемы совпадения подключены к выходам регистра и счетчика, выполненных на магнитострикционных линиях задержки, к выходу триггера, вход которого подключен к выходу сумматора. Это позволяет сократить количество оборудования.На чертеже представлена функциональная схема вычислительного элемента на динамических линиях задержки для построения цифровых вычислительных устройств.Вычислительный элемент содержит регистр 1 на магнитострикционной линии 2 задержки и схеме 3 совпадения, счетчик 4 на магнитострикционной линии 5 задержки, сумматоре б и схеме 7 совпадения, триггер 8 и схему 9 совпадения, шины 10 - 14 входных сигналов, Для наглядности магнигострикционные линии задержки 2 и 5 условно разделены на несколько разрядов,Устройство работает следующим образом.Перед началом работы в регистр 1 через схему 3 совпадения автоматически или ручным способом заносят одно из чисел, над которым должны быть выполнены математиче ские операции, При ручном вводе данных вме.сто потенциалов регистра 1 могут быть использованы потенциалы кодов числа, набираемого непосредственно на клавишах. После этого потенциалом длительности цикла вычислений по шине 13 разрешается счет импульсов, поступающих в счетчик 4 через схему 7 совпадения. Потенциалы регистра 1, счетчика 4 и триггера 8 подаются на вход схе мы 9. При совпадении низких уровней (кодовединиц) этих сигналов на выходе схемы появляется сигнал. Количество импульсов на выходе схемы 9 равно числу, занесенному в регистр 1. Потенциалы разрядов. регистра 1, 1 содержащих код О, запрещают образованиесигналов на выходе схемы 9. Схема 9 пропускает только первый значащий разряд содержимого счетчика 4, так как этим же сигналом триггер 8 переводится в единичное состояние, 20 и его потенциал запрещает образование сигналов на выходе схемы 9 до установки триггера 8 по шине 12 О очередным сигналом, поступающим после каждого сигнала шины 13. На входе схемы 9 младшие разряды счет чика 4 клапанируются старшими разрядамирегистра 1. В результате при занесении в первый разряд регистра кода 1 на выходе схемы 9 появляется один импульс перехода за полный цикл работы счетчика 4, при занесеЗо нии кода 1 во второй разряд в д, в третий26788 Зыуод У п стиРаи 1 сР уил Составитель Е. В. МаксимовТекред 3. Н. Тараненко Корректор Л. Редакт енеев заре Подписно е Министров СССРЗаказ 19157 Тираж 480ЦНИИПИ Комитета по делам изобретений и открытий при СоМосква, Ж, Раушская наб., д. 4/5 Типография, ир, Сапунова, 2 разряд - четыре, в четвертый разряд - восемь им пульсов.При одновременном занесении кодов 1 во все четыре разряда регистра 1 количество импульсов перехода на выходе схемы 9 за один цикл работы счетчика равно сумме импульсов перехода по какдому разряду.Число импульсов перехода на выходе схемы 9 в свою очередь равно занесенному в четырехразрядный регистр 1 числу.Время работы схемы вычислительного элемента равно одному полному циклу двоичного счетчика 4 и определяется потенциалом длительности цикла вычислений. При отсутствии потенциалов стирание чисел (шина 11) и длительности цикла вычислений (шина 14) стирается соответственно содержимое регистра 1 и счетчика 4,Данное устройство целесообразно применять для построения цифровых вычислительных устройств со сравнительно невысоким быстродействием,5 Предмет изобретения Вычислительный элемент для цифровых вы числительных устройств, содержащий регистр,счетчик динамического типа, триггер, схему совпадения, сумматор, отличаюшийся тем, что, с целью сокращения количества оборудования, в нем входы схемы совпадения подключены к выходам регистра и счетчика, выполненных на магнитострикционных линиях задержки, к выходу триггера, вход которого подключен к выходу сумматора.