Устройство для формирования моделей

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК о 8 9) 6 06 Г 15/ П ИЗО Е ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТПРИ ГКНТ СССР АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИМОДЕЛЕЙ(57) Изобретение относится к вычислительной технике и может быть использовано дл Изобретение относится к вычислительной технике и может быть использовано для автоматизации процессов проектирования функциональных узлов из отдельных функциональных преобразователей.Цель изобретения - расширение области применения за счет обеспечения возможности снятия ограничений на возможность использования в модели подмоделей с общими выходами.На чертеже представлена структурная схема устройства.Устройство содержит вход 1 пуска устройства, выход 2 признака окончания работы устройства, генератор 3 тактовых импульсов, элемент задержки 4, счетчик 5, элемент И 6, элемент 7 задержки, дешифратор 8, элемент И 9, элементы ИЛИ 10, 11, элементы 12, 13 задержки, блоки 14-16 стековой памяти, регистры 17, 18, схему 19 сравнения, одновибратор 20, элемент 21 задержки, элемент И 22, блоки 23. 24 памяти,автоматизации процессов проектирования функциональных узлов из отдельных функциональных преобразователей, Целью изобретения является расширение области применения за счет обеспечения возможности снятия ограничений на воэможность использования в модели подмоделей с общими выходами, Для этого в устройство введены блок памяти, дешифраторы, регистр, группы элементов И, с помощью которых реализуется рекуррентный алгоритм построения набора функциональных преобразователей по заданным входным и выходным параметрам функционального узла и с учетом ограничений на возможности компо. новки такого набора. 1 ил,группы элементов И 25, 26, вычитатель 27, группы элементов ИЛИ 28, 29, схему 30 сравнения, второй дешифратор 31, пятую группу элементов И 32, третий регистр 33,третью и четвертую группы элементов И 34 и 35, третий дешифратор 36 и третий блок памяти 37, выходы которого соединены с третьей группой входов второй группы элементов И 26, выходы дешифратора 8 соединены с первыми группами входов третьей и четвертой групп элементов И 34 и 35, выходы блока стековой памяти 14 через второй дешифратор 31 соединены с первой группой входов пятой группы элементов И 32, вторая группа входов которой соединена с выходом одновибратора 20. а выходы соединены с входами сброса разрядов регистра 33, входы установки разрядов которого соединены с выходами четвертой группы элементов И 34, а выходы через третий дешифратор 36 соединены с адресными входами третьего блока памяти 37 и соеди(3) (4) нены с второй группой входов четвертой группы элементов И 35, выходы которой соединены с дополнительными входами второго элемента ИЛИ 11, вторая группа входов третьей группы элементов И 34 сое динена с выходом второго элемента И 9.Устройство работает следующим образом.Пусть имеется множество Ч подмоделей, каждая из которых описывается множе ством 1 входных параметров и множеством О выходных параметров (об Ч).Цель устройства - по заданным множествам входных параметров 1 з и выходных параметров СЬ сформировать такой набор 15 подмоделей, последовательная работа которых реализовала бы требуемое преобразование множества 4 в множество Оз. Имеется дополнительное ограничение, связанное с требованием однозначности пре образования, В случае, когда точность получения результатов в каждой из подмоделей сравнима, ни один из параметров не должен определяться в процессе преобразований более чем один раз. Это влечет.25 запрет на включение в модель подмоделей хотя бы с одним общим выходным параметром. Однако, если точность получаемых в подмоделях значений параметров различна, то( в ряде случаев), такой запрет может 30 быть снят. Например, модель 01 определяет значение параметра Х с ошибкой д 1, а модели 02 и Оз - с ошибкой 02 и оз, причем д 2 Ф (с 11 и с 1 з сс б, Если в состав формируемой модели входит подмодель 0, то включение подмоделей 02 и Оз не ухудшает полученных результатов, Поэтому ограничение на совместное использование подмоделей 01 и 02, 01 и Оз можно снять, если только у них нет еще каких-нибудь общих выходных параметров, Пусть Яс"-Ч - искомое множество подмоделей, составляющих заданную модель, а Я (Я С:Ч) - подмножество уже отобранных подмоделей. Тогда можно сформировать (причем заранее) множество В = В(5) параметров, на которые снято ограничение, связанное с требованием однозначности преобразования. Подмодель О можно включить в 3 только тогда, когда выполняются следующие условия;(1,1 ь ОзйО т-(2) При этом определяются новые значения Я и Оэ. 3 - 3+ (0),Оз -+ Оз + 1 - Ои, Условием успешного завершения работы является выполнение на одном из шагов условия1 зОз. (5) Условие (1) можно привести. к эквивалентному виду3+Оц(ПОцЕ(Я) - . )б, (1сгде В(Я) - отрицание множества В(5).Блоки 1-30 работают, как в прототипе. Сигналом начальной установки производится обнуление регистра Зи запись в блок памяти 37 множества В(Я). В регистре 33 хранится текущее множество отобранных подмоделей 3. Дешифратор 36 производит выбор из блока памяти 37 соответствующего множества В(5).Если на некотором шаге подморель с номером и удовлетворяет условиям (1) и Д 2 и эта подмодель не входит в множество Б, тогда сигнал с выхода элемента И 9 проходит через п-й элемент И (34 - и) группы элементов И 34 и устанавливает и-й разряд регистра 33. До тех пор, пока подмодель с этим номером входит в Б, на и-м выходе группы элементов И 35 всякий раз будет единица, когда число на счетчике 5 равно п. Этот сигнал, пройдя через элемент ИЛИ 11, запирает элемент И 9 и не позволяет включить подмодель с номером и в множество Я второй раз, что предотвращает зацикливание устройства, При числе и на счетчике 5 и при текущем значении множества 5, хранящемся в регистре 33, группа элементов И 26 и элемент ИЛИ 11 проверяют выполнение условия (1), а группа элементов И 25 и эле 1мент ИЛИ 10 - условия (2), Если ни для одной из моделей при текущем Я условия (1) и (2) не выполнялись, то последняя присоединенная модель (пусть ее номер ф удаляется из 5. При этом значение на счетчике устанавливается 1 Сигнал с выхода одновибратора 20, пройдя через (32-)-й элемент И группы элементов И 32, открытый потен)циалом на 1;м выходе дешифратора 31. сбрасывает (-й разряд регистра 33, Если модель сформировать не удается, то появляется сигнал на выходе элемента И 22, сигнал на выходе схемы сравнения 30 свидетельствует об успешном завершении работы устройства,Формула изобретения Устройство для формирования моделей по авт. св. % 1605249, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения засчетобеспечения возможностиснятия ограничений на возможность использования в модели подмоделей с общими выходами, дополнительно ведены второй и третий1686456 Составитель Ю,ЛанцовРедактор Т.Шагова Техред М.Моргентал КоРРектоР. М,Шароши Заказ 3599 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СС 113035, Москва, Ж; Раушская наб 4/5 здательский комбинат "Патент", г. Ужгород, ул,Гагарина,роизводстве дешифраторы, третья, четвертая и пятая группы элементов И, третий регистр и третий блок памяти, выходы которого соединены с третьей группой входов второй группы элементов И, выходы первого блока стека вой памяти через второй дешифратор соединены с первой группой входов пятой группы элементов И, вторая группа входов которой соединена с выходом одновибратора, а выходы соединены с входами сброса 10 разрядов третьего регистра, входы установки разрядов которого соединены с выходами третьей группы элементов И, первая группа входов которой соединена с первой группой входов четвертой группы элементов И и выходами первого дешифратора, а вторая группа входов соединена с выходом второго элемента И, выходы третьего регистра через третий дешифратор соединены с адресными входами третьего блока памяти и второй группой входов четвертой группы элементов И, выходы которой соединены с дополнительными входами первого элемента ИЛИ.