Устройство для вычитания

СОЮЗ СОЕЕТСКИсоцИАлистическиРЕСПУБЛИК 51)5 С 06 ОПИСАНИЕ ИЗОбРЕТ АВТОРСКОМУ СВИДЕТЕЛЬСТВУлительной технике и может быть использовано в устройствах для распознавания образов, поиска информациии автоматизации принятия решений внечетных условиях. Целью изобретенияявляется упрощение устройства. Дляэтого в,устройство, содержащее регистр сдвига, группу элементов ИЛИгруппу элементов И и элемент ИЛИ-НЕ,введен элемент ЗАПРЕТ с соответствующими связями. Устройство предназначено для вычисления модуля разностиА-В(, отрицания 1-А и степенинечетного равенства двух чисел 1-1 А-Вдля чисел, представленных в унитарном коде один из и. 1 ил. нечетного равенства (эквивти) двух чисел А и В, по1-К = 1 - А-В 1, где А,ла из интервала 0,11, прные ш-разрядным унитарным(один из ш). лентносвычисл фо рмуле ,С,К - чидставленодом оты устройства Алгоритмии а Впаа.функциональ писывнием Затем ст ия ся в явле т. е. шее АфВ младш реги тел ОСУДАРСТВЕННЫЙ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТНРЬГГИЯМРИ ГКНТ СССР(56) Авторское свидетельство СССР1 739532, кл. С 06 Р 7/50, 1979,Ав торское св иде тельство СССРВ 1376079, кл., С 06 Р 7/50, 1987.Авторское свидетельство СОСРВ 1487028, кл. С 06 Р 7/50, 1987.(54) УСТРОЙСТВО ДЛЯ ВЫЧИТАНИЯ(57) Изобретение относится к вычи Изобретение относится к и- тельной технике и может быть исполь зовано в устройствах для распознана ния образцов, поиска информации и автоматизации принятия решений в не четных условиях.Цель изобретения - упрощение устройстваа.На чертеже приведенаная схема устройства.Устройство для вычитания содержит регистр 1 сдвига, группу 2 эле" ментов ИЛИ, группу 3 элементов И, элемент ЗАПРЕТ 4 и элемент ИЛИ-НЕ 5 Устройство имеет входы 6 и 7 операндов, тактовый вход 8, выходы 9 разрядов разности и выходы 10 разрядов степени нечетного равенства.Устройство предназначено для вычисления модуля разности К, где 8. = =1 А-В , отрицания А = 1-А и степени 1644133 А 1 р ллельньпй регистр сдвига заается код, полученный объединеунитарных кодов чисел А и В,содержимое регистра сдвигаеторону младших разрядов до поединицы в младшем разряде, на у позиций, где О,у - меньз чисел А и В. При этом, еслито, заменив единицу на нуль в ем разряде кода полученного в тре после окончания сдвига, име итарный код модуля разности чин В. Если же А=В, то в регист 164413350 ре после сдвига уже будет сформированунитарный код числа нуль (так какКА-В = О), и этот код корректировать не нужно; Унитарный код степени С нечетного равенства чисел Аи В, где С = 1 - )А-В 1, образуетсяиэ унитарного кода числа К = 1 А-Впутем перестановки единицы, стоящейв д-м разряде числа К в (пгд+1)-йразряд и записи в -й разряд числануль.Вычисление отрицания А = 1-А числа А сводится к рассмотренной операции вычисления модуля К разности чи"сел А и В, где В = 1, т.е. к получению значения А = К = 1 А-В 1=А= 11"А= 1-А, так как для нечетных переменных всегда выполняется А(1.Устройство работает следующим образом,На входы 6 и 7 подаются числа Аи В иэ интервала 0,1, представленные унитарным ш-разрядным кодом(один из ш-разрядов - единичный, остальные нулевые), на выходах элементов ИЛИ 21-2образуется двоичныйкод, представляющий собой объединение кодов чисел А и В, который записывается в регистр 1 сдвига. Далеена вход 8 поступают тактовые, импуль"сы, которые через открытый элементЗАПРЕТ 4 поступают на вход управления сдвигом регистра 1. Как толькопосле очередного сдвига в младшемразряде регистра 1 будет записана35единица, элемент ЗАПРЕТ 4 запирается, а на выходе одного из элементовИ 3 (определяемом положением в данный момент единичного разряда в регистре 1) будет логическая единица,которая поступит на выход соответствующего разряда модуля разности чисел 9. Если после сдвига содержимогорегистра 1 кроме единицы в младшем 45разряде регистра 1 единица будет ещев некотором 1-м разряде, где =2ш, что обусловлено неравенством А Вто с целью получения унитарного кодамодуля разности чисел А и Вединицас выхода младшего разряда на выходпервого элемента И 3 не проходит.Зта коррекция кода осуществляетсяпри помощи элемента ИШ-НЕ 5, наЯ+1)-й вход которого поступает еди 55ница с выхода -го разряда регистра. Сигнал уровня лЬгического нуляс выхода элемента ИЛИ-НЕ 5 запретитпрохождение единичного сигнала на выход элемента И 3, что и обусловит формирование на выходах 9 устройства унитарного кода величины К=А-В .Если же А=В, то в регистре 1 после сдвига содержимого единица будет только лишь в младшем разряде, а на выходе элемента ИЛИ-НЕ 5 будет сформирован сигнал уровня единицы, что обеспечит прохождение унитарного кода, сформированного в регистре 1, на выходы элементов И 3 беэ изменения. Поскольку А,В 6 0,1, то на симметрично расположенных выходах разрядов 10-10 п образуется унитарный код дополнения С величины К, т.е, код степени нечетного равенства С = 1-К = = 1-1 А-В.Для вычисления отрицания А=1-А на группы входов 6 и 7 устройства подаются соответственно унитарный код числа А и унитарный код числа В=О, При этом на выходах 9 будет сформирован унитарный код числа А, а на выходах 10 - код числа А=1-А. Формула изобретенияУстройство для вычитания, содержащее регистр сдвига, группу из ш элементов ИЛИ (где ш - разрядность операндов), группу из ш элементов И и элемент ИЛИ-НЕ, причем первые входы элементов И группы соединены с выхо" дами соответствующих разрядов регистра сдвига, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, оно содержит элемент ЗАПРЕТ, выход которого соединен с входом управления сдвигом регистра сдвига, первые входы элементов ИЛИ группы подключены к входам первого операнда устройства, а вторые входы - к входам второго операнда устройства, выходы элементов ИЛИ группы соединены с входами соответствующих разрядов регистра сдвига, выходы разрядов которого с второго по ш-й соединены с входами элемента ИЛИ-НЕ, выход которого соединен с вторым входом первого элемента И группы, первый. вход которого подключен к вторым входам элементов И группы с второго по ш"й и к инверсному входу элемента ЗАПРЕТ, прямой вход которого является тактовым входом устройства, выход -го элемента И группы (.=1 ш) соеди" нен с выходом 1-го разряда модуля разности чисел устройства и выходом (пт.ь+1)-го разряда. степени нечетного равенства чисел устройства.