Устройство для сопряжения эвм с абонентом

,Со идетельство СССР 06 Р 13/00, 1980. етепьство СССР 06 Р 13/Оо, 1986. ЛЯ СОПРЯ)КЕНИЯ ЗВМ тносится к автома 17 ОСУДАРСТВЕННЫЙ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯРИ ГКНТ СССР А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ(57) Изобретение тике и вычислительной технике и может быть использовано для сопряжения.Пель изобретения - сокращение объемаоборудования. Устройство содержит де -вибратор 1, группу элементов И 2, регистр 3, группу блоков памяти 4,группу коммутаторов 5, таймер б,триггер 7, генератор импульсов 8, элементИ 9, делитель частоты 1 О, счетчик 11,узел памяти 12, элемент задержки 13,регистр 14, шину адреса 15, пину 16данных, выходы 17 устройства, счетчик18. 1 ил.Изобретение относится к автоматике и вычислительной технике и можетбыть использовано для сопряжения,Цель изобретения - сокращение5объема оборудования,На чертеже изображено предлагаемоеустройство,Устройство содержит дешифраторгруппу элементов И 2, регистр 3,груп- Опу блоков 4.14,п памяти (п - числоабонентов), группу коммутаторов 5,15.п, таймер б, образованный триггером 7, генератором 8 импульсов,элементом И 9, делителем 10 частоты, 5счетчик 11, блок памяти содержит узел12 памяти, элемент 13 задержки, ре-.гистр 14, системная шина 15 адреса,шина 1 б.данных, выходы 17.117.пустройства, счетчик 18. 20Устройство работает следующим образом,Внешний процессор помещает на сис -темной шине 16 адрес (А), соответствующий выходу 17.1, который дешифрируется дешифратором 1 и открываетодин из элементов И 2. Затем процессор Формирует на системной шине 16сигнал управления записью, которыйчерез один из открытых элементов И 2. 3 ппроходит на счетчик 11 или триггер 7,или регистр 3, или блок 4 и записывает данные (Д)., размещенные на сис.темной шине 16, в соответствующий адресат. 35Вначале внешний процессор заноситв узел 12, который может быть четырехразрядньм, каждому из блоков 4 инФормацпо. Узел 1 2 можно построить намикросхеме 1802 ИР 1, причем на вход 40режима считывания узла 12, связанного с системной шиной, подается логическая единица (только записываетсяинформация), а на вход режима записиинФормации другого порта подается логическая единица (только считываетсяинформация), Следовательно, одновре;менно может формироваться К последовательностей, так как всего К узлов12, Затем внешний процессор записыва" 5 Оет в регистр 3 слово, определяющее,какому коммутатору 5 сигналы с какого выхода делителя 10 частоты пропускать на выход соответствующего ком-мутатора 5, Фактически это определяет частоту считывания инФормации изузла 12, т.е, частоту генерации последовательности на вьгхоп 7, Ксл:делитель 1 О частоть. имеет Р выходов,. то возможна работа блоков 4 на Р частотах, что по:вышает эффективность диагностирования, Для К коммутаторов при Р выходах делителя О, требуется 1 К 1 п Р разрядов регистра 3. Для четырех коммутаторов и восьми выходов делителя 10 требуется 4 1 п 8 или 12 разрядов регистра 3. Обычно регистры 16-ти разрядные, поэтому один регистр может обеспечить достаточно широкий диапазон работы устройства,Затем в счетчик 11 записываетсяненулевое начальное состояние, определяющее длину тестовой последовательности. При этом на выходе счетчика 11 Формируется логическая единица, разрешающая открывание элемента И 9 (на выходе счетчика "О" присутствует при нулевом содержимом счетчика) . В последнюю очередь аналогичным образом в триггер 7 процессор записывает логическую единицу, и с выхода генератора 8 импульсы начинают поступать через элемент И 9 в делитель 10 частоты, При этом на узлы 4 с выходов делителя 10 частоты через коммутаторы 5 поступают синхросигналы различной частоты, определяемой программно. Эти синхросигналы, поступая на счетный вход счетчика 18, вызывают последовательное считывание информации из узпа. 12. Счетчик 18 автоматически сбрасывается каждый раз, как производится запись информации в узел 12 процессором тем же сигналом разрешения записи, проходящим через соответствующий элемент И 2 на соответствующий вход узла 12. Таким образом, перед началом тестирования счетчик 18 всегда обнулен, Счетчик 18 формируетадреса, определяющие порядок считывания информации.Очевидно, что порядок считывания информации должен совпадать с порядком записи информации, иначе возможно искажение последовательности 17,в 17,п. Зная закон изменения адресов, Формируемых счетчиком 18, нетрудно программно организовать и запись инФормации в узел 12 ио адресам, подчиняющимся этому же закону. Тот же синхросигнал, который поступает на суммирующий вход Режим считывания информации" узла 12 и вход синхронизации регистра 14 . Элемент 3 задержки позволяет учесть пересчитьвание содержимого узла 2 по соответству щему адресу, определенному счетчиэ 4 Составитель А.СиротскаяТехред А.Кравчук Корректор М,Кучерявая Редактор Г,Гербер Заказ 492 Тираж 5 бб ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 1 О 55452ком 18, и одновременную запись этогосодержимого в регистр 14, При непрерывном потоке сиНхросигналов содержимое узла 12 последовательно перезаписывается в регистр 14, откуда посту 5пает на выходы 17. На выходах регистра 14, который легко реализовать намикросхеме 589 П(12, формируется последовательность, расчитанная процессором. При отсутствии синхросигналов в регистр 14 ничего не записыва -ется. Для перевода выходов регистра14 в высокоомное состояние служитвход "Выбор режима (7), сигнал накоторый может поступать с одного иэвыходов порта узла 12, связанногосрегистром 14. Записывая в соответствующий разряд соответствующего словасигнал запрета, можно тем самым предотвращать выдачу на выход 17 запре"щенных комбинаций сигналов,Для прекращения формирования последовательности 17 служит счетчик11, который устанавливается программно. При формировании синхроимпульсовна выходе элемента И 9 на вычитающийвход счетчика 11 поступают импулвсы,уменьшающие содержимое счетчика 11,При достижении нулевого состояния 30счетчика на его выходе формируетсялогический нуль, который поступаетна один из входов элемента И 9 и за -прещает дальнейшее прохождение импульсов. Таким образом, запись дан 35ных в счетчик 11 во время подготовкиузла 12 к генерации последовательность определяет длину последовательности, Процессор через время, несколько превышающее время генерациипоследовательности, обнуляет триггер7, записывая в него логический нуль,что запирает элемент И 9 и дает возможность подготовить узел 12 к другой процедуре. 45 Перед очередной генерацией уэлл я регистр 3, в счетчикзанасятся па вые данные. В последнюю очередь записывается логическая единица в триггер 7 и, так,как состояния триггера 7 и счетчика 1 ненулевые, импульсы с генератора 8 вновь начинают поступач через делитель 10 частоты и коммутаторы 5 в узлы 4 и т.д, Все процедуры тестирования проводятся аналогично. Формула изобретенияУстройство для сопряжения ЭВМ с абонентом, содержащеЕ дешифратор;группу элементов И, регистр, о т л и ч а ю щ е е с я тем, что, с целью сокращения оборудования, в него введены группа блоков памяти, группа коммутаторов и таймер, причем информационные входы дешифратора и адресные входы блоков памяти группы являются входами устройства для подключения к адресной шине ЭВМ, информационные входы регистра, таймера и информационные входы блоков памяти группы являются входами устройства для подключения к информационной ши - не ЭВМ, выходы которых являются выходами устройства для подключения к входам абонентов, выходы дешифратора соединены с информационными входами элементов И группы, управлявшие входы которых являются входом устройства для подключения к выходу синхронизации ЭВМ, выходы элементов И групп соединены с входами разрешения и пуска таймера, синхровхсдом регистра и входами разрешения блоков памяти группы, выходы таймера соединены с информационными входами коммутаторов группы, управляющие входы которых соединены с выходами регистра, выходы коммутаторов группы соединены с синхровходами блоков памяти группы,