Устройство для проверкифункционирования преобразователей угол—код

Ссоз Советских Социалистических Реслуклик(51) .1. Кл. С 08 с присослицеие аявк. Государственнык комитет Совета Министров СССРво делам изобретений и открытий(54) УСТРОЙСТВО ДЛЯ ПРОВЕРКИНКЦИОНИРОВАНИЯ ПРЕОБРАЗОВАТЕЛЕЙ УГОЛ - КОД цтя является ьтатов прове Устроиство относится к автоматике и вычислительной технике и предназначено дл испытания преобразователей угла в кол.Исквеспно устройспво, позволяющее определять правильность чередования кода испытуемого преобразователя п величину ошиоки в выходном коде и содержащее преобразователь импульсного кода в потенциальный мультивибратор, счетчики, триггеры, дешифратор, дифференцирующие схемы, логические схемы, блок индикации. Оно характеризуется неполной достоверностью результата проверки правильности функционирования преобразователя, Это объясняется тем, что правильность очоредностп смены выходного кола преобразоватсля не является основанием дл вывода о правильном его функционировании Другим условием должно являться обязательное соответствие выходного кода заданному угловому положению вала преобразователя.Целью изобретет повышение достоверности резул рки преобразователей угол в к.Предлагаемое устройство позволяет осуществлять проверку выходного кода в условиях его строгой привязки к углу поворота вала преобразователя, а также в случае неправильного выходного кода определять величину и знак его ошибки. Устройство иредназ- Зо начено лл испытаний преобразователей угля в кол цри их производстве (цриемо-сдаточных, типовых и т. д.), а также, учитывя возможность заляния разной величины - временного сдвига между эталонными и реальными сигналами, может найти применение при различных исследованиях преобразователей.На фиг. 1 показана функциональна схема устройства; на фиг. 2 - временна диаграмма а - реальных и б - эталонных сигналов и приняты обозначения: 1 - испытуемый преобразователь угол - кол; 2 - привод равномерной скорости; 3 - первый дешифратор; 4 - 8 - схемы И; 9 - 12 - схемы ИЛИ;13 и 14 - инверторы; 15 - ревероивный счетчик; 16 - счетчик; 17 - второй деши. фратор; 18 - делитель частоты; 19 - генератор; 20 и 21 - триггеры; 22 - одновибратор;23 - 25 - схемы задержки; 26 - лифференцирующая схема; 27 - блок регистрации.Испытуемый преобразователь угол - код 1 соединен своим валом с приводом 2 равномерной скорости. Выходные шины преобразователя подключены к первому дешифратору 3 начального кола, а также ко входам схем И 4. Другие их входы через инвертор 13 соединены с выходами разрядов счетчика 15. Выход дешифратора 3 через схему задержки 23 подключен ко входу триггера 20, соответ 432564ни срабатывания схем 4 и 9 ц цнвертора 4;схема задержки 24 необходима для того, чтобы сравнение кодов преобразователя 1 исчетчика 15 происходило после завершенияпереходных процессов в счетчике 15 при восприятии очередного импульса с выхода дели.тел я ч а стоты 18.В рассматриваемом варианте совпаденилсравниваемых кодов после отработки одно 10 впоратором 22 заданного временного интервала никаких изменений в функционированиисхемы це происходит,Если при сравнении коды преобразователя 1 ц счетчика 5 не совпадают, то прц15 срабатывании одновцбратора 22 появляетслсигнал, как минимум, ца выходе одной пзсхем И 4 и,далее ца выходе схемы ИЛИ9, В момент его возникновения перебрасывается в новое состояние триггер 21, в резуль 20 тате чего открывается схема 7, Импульсы сдругого, более высокочастотного, выхода делцтеля частоты 18 начинают поступать навход счетчика б. По мере прцхода каждогонового импульса появляется сигнал на каком 25 либо выходе дешцфратора 17. Все выходы,исключая последний, объединены посредством схем ИЛИ 10 ц 1 в две группы, соответствующие случаям увеличения и уменьшения числа в счетчике 15. С возрастанием чис 30 ла в счетчике 15 от нуля до некоторого значения в более быстром масштабе временипроисходит временное увеличение числа всчетчике 15, а затем его уменьшение на 1, 2двоичных единиц с возвращением в исход 35 цое состояние. При этом црц каждом новомкоде счетчика 5 происходит его сравнениес кодом преобразователя 1, поскольку одновибратор 22 обеспечивает подачу сигнала натретьи входы схем И 4. При каждом не 40 совпадении кодов сигнал на выходе инвертора 14 отсутствует, и нц одна цз схем И 8не срабатывает. Если при некотором измененном эталонном коде произойдет совпадение этого кода с кодом преобразователя 1, то45 пропадает сигнал на выходе схем И 4 исхемы ИЛИ 9, что приводит к его появлению на выходе инвертора 14 и соответствующих входах схем И 8, В зависимости оттого, какое число в этот момент записано50 в счетчике б и, следовательно, какой выходдешифратора 17 возбужден, срабатывает однаиз схем И 8, соответствующая величине цзнаку ошибки в коде испытуемого преобразователя. Далее прц достижении в счетчике55 16 определенного числа появляетсл сигнал напоследне;. выходе дешифратора 17, которыйвозвращает триггер 21 в первоначальное состояние. В этот момент реверсивный счетчик15 возвращаетсл в исходное состояние, прц50 котором сравниваемые коды не совпадают.Это означает, что на выходе схемы ИЛИ9 имеется сигнал. Однако в этом случае триггер 21 не изменяет своего состояния, поскольку за счет дифференцирующей схемы 26 он ствуьощиЙ выход которого подключен к схемеИ 6 5 ьвляющейся клапаном в цепи генератора 19 ц входа делителя частоты (8, Певый выход делителя частоты подключен через схему задержки 24 ко входу одновцбратора 22, выход которого соединен с третьимвходамц схем И 4, через схему ИЛИ 12 --со входом схемы И 5, дргой вход коточерез пьройз цнвертор 14 соедьььен с выходом схемыИЛИ 9,; , ходы котороц подключены к выходам схем И 4. Второй выход делителячастоты 18ы Г 8 подключен ко в.оду схемы Ивторой вход которой соединен с выходомдифференццрующую схему 26 подключен ивыходу схемы ИЛИ 9, и второй вход -к последнему выходу де;ццфратора 17, Выход схемы И 7 подключен ко входу счетчика 16 с, с которым соединен дешифратор 17,выходы которого объединены посредствомсхем ИЛИ 10 ц (1 в ве гру . Пдве группы. ри этомчен ко второвыход схемы ИЛИ 10 цодключему входу схемы ИЛИ 12, а выход схемыИЛИ 1 - ко входу вычитания реверсцвного счетчика 15. Кроме того, выходы дешцфратора 17 подключены ко входам соотвегствующих схем И 8, другие входы которыхсоедццецы с выходом инвертора 14, а выходы - со входами блока регистрации 27 результата проверки.Испытуемыц преобразователь 1 приводится в равномерное вращение приводом 2. Навыходе преобразователя формируется натуральный двоичный код. Прп цолвлснцц некоторого начального кода срабатывает дсши.фратор д (см. фцг. 2, точка А) и с некоторойвыдержкой времени перебрасывается триггер20 (см. фцг. 2, точка Б), В исходное состояш;е триггер 20 устанавливается перед началсм испытаний. В результате этого открывается схема 6, и импульсы генератора 19 начинают поступать на вход делителя частоты8. По мере переполнения на его выходе появляются сигналы, являющиеся эталонными,которые поступают через схему ИЛИ 12 навход сложения реверсивного счетчика 15,Сравнение реального кода преооразователя 1 и эталонного кода, формируемого путемподсчета стабильных по частоте следованияимпульсов в реверсивном счетчике 15, происходит в течение времени отработки одновибратором 22 заданного временного интервалас момента формирования очередного эталонного кода (см. фцг. 2, точки В, Г, Д.)Если коды преобразователя 1 ц счетчика15 равны, то за счет действия цнверторов 13на выходах схем И 4 и выходе схемыИЛИ 9 сигнала нет. В этом случае появляется сигнал на входе схемы И 5, а с приходом сигнала на другой ее вход с выходаделителя частоты 18 на выходе ее возникаетсигнал о правильности кода преобразователя1 в данной угловой координате.Схема задержки 25 необходима дляпредотвращения сбоев из-за конечного време 55 .реагирует не на наличие сигнала, а на мо 4325 Имент его п 051 Вления. После Отри ы)теп Одно. Виоратором 22 заданного интерВала Времен сигнал на выходе схемы ИЛИ 9 пропадает, При сравненгп кодоВ В следующейгловой координате вала преобразователя в момент сраоатывания одновибратора 22 при условии несовпадения сравниваемых кодов вновь появляется сигнал на выходе схемы ИЛИ 9, в результате чего срабатывает дпфференцируощая схема 2 б, и работа устройства повторяется.Заметим, что схема 25 должна иметь небольшую задержку с тем, чтобы исключить срабатывание схемы И 5 при совпадении кода преобразователя с временно измененным кодом счетчика 15.Как видно из фиг. 2, за счет изменения времени задержки схемы 23 представляется возможным изменять условия испытаний, предъявляя равные требования к правильно сти функционирования испытуемого преобра. зователя угол в к.25Предмет изобретенияУстройство для проверки функционирования преобразователей угол - код, содержащее привод равномерной скорости, с которым связан вал испытуемого преобразователя, выходы которого подключены ко входам первого дешифратора и первым входам первых схем И, вторые входы которых через первые инверторы соединены с выходами разрядов реверсивного счетчика, а выходы через З последовательно соединенные первую схему ИЛИ и второй инвертор подклОчены к первым входам вторых схем И, выходы которых соединены с соответствующими входами блока регистрации, а вторые входы - 4 О с гыходамп второго дешифратора, входы которого соединены с выходами разрядов счетч 1:.ка, а выходы подключены ко входам втои третьей схем ИЛИ, выход которой сое;инеи со вхо;1 ом вычитания реверсивного счетчика, отличающееся тем, что, с целью повышения достоверности результатов проверки преобразователей угол в к, в устройство введены стабилизированный генератор импульсов, триггеры, одновибратор, делитель частоты, схемы задержки, дифференцирующая схема и дополнительные схемы И и ИЛИ, причем выхо первого дешифратора через регулируемую схему задержки подключен ко входу первого триггера, выход которого подключен к первому входу: ервой дополнительной схемы И, второй вход которой соединен с выходом стабилизированного ге нератора импульсов, а выход - со входом делителя частоты, первый выход которого че. рез последовательно соединенные первую схему задержки и одновибратор подключен к третьим входам первых схем 11, через вторую схему задержки подключен к первому входу второй дополнительной схемы И, второй вход которой соединен с выходом второго инвертора, а выход - с соответствующим входом блока регистрации, и к первому входу дополнительной схемы 11 ЛИ, второй вход которой подключен к выходу второй схемы ИЛИ, а выход - ко входу сложения реверсивного счетчика, второй выход делителя частоты соединен с первым входом третьей дополнительной схемь 1 И, выход которой подключен ко входу счетчика, а второй вход - к выходу второго триггера, первый вход которого через дифференцируОщуО схему соединен с выходом первой схемы 11 ЛИ, а второй вход - с последним выходом второго дешифратора.432 о 64 Составитель И, НазаркинаТехред Г, Дворина Корректор В. Гутман Редактор Л, Тюрина Тип. Харьк. фил. пред. Патент Заказ 437/833 Изд. ЛЪ 3720 Тираж 624 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж, Раушская наб., д. 45