Синусно-косинусный преобразователь

СОЮЗ СОНЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН ЯО 146 67 1)4 6 06 О 7 2 ПИСАНИЕ ИЭОБРЕТЕНИ ТЕЛЬСТВ К АВТОРСКОМУ ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГННТ СССР(56) Авторское свидетельство СССР У 1283804, кл. 5 06 8 7/22, 1985.Авторское свидетельство СССР У 1183989, кл. О Об О 7/22, 1984. (54) СИНУСНО-КОСИНУСНЫЙ ПРЕОБРАЗОВАТЕЛЬ(57) Изобретение относится к измери тельной и вычислительной технике. Цель изобретения - повышение точнос ти. Синусно-косинусный преобразователь содержит счетчик 1 кода аргуме та, три группы 2, 8 и 9 элементов ИСКЛ 10 ЧА 6)ЩЕЕ ИЛИ, дешифратор 3, дваблока 4 и 5 памяти, два мультиплексора 6 и 7, два умножающих цифроаналоговых преобразователя 10 и 11, дватриггера 12 н 13 и два элемента ИСКЛ 10 ЧАЮЦ 1 ЕЕ ИЛИ 14 и 15. Принцип дейст"вия преобразователя основан на вос-произведении синусной и косинуснойзависимостей на полном периоде изменения аргумента при хранении в блоках памяти ординат синуса и косинусав пределах первого октанта. Повьппение точности достигается использованием источника аналогового сигналапостоянной полярности при цифровомуправлении знаками этого сигнала.1 з.п. ф-лы, 2 ил,Изобретение относится к измерительной и вычислительной тЕхнике иможет быть использовано, в частности,в качестве задающего генератора визмерителях угловых перемещений набазе вращающихся трансформаторов.Цель изобретения - повышение точностц.На Фиг.1 показана функциональнаясхема синусно-косинусного преобразователя; на Фиг2 - временные диаграммы сигналов в основных точках схемы.Синусно-косинусный преобразовательсодержит счетчик 1 кода аргумента, 15первую группу 2 элементов ИСК 1 ПОЧАЮЩЕЕ ИЛИ, дешифратор 3, первый и нто"рой блоки 4 и.памяти, первый и второй мультиплексоры 6 и 7, вторую итретью группы 8 и 9 элементов ИСКЛЮЧАЮ 1 ЮЕ ИЗЖ, первый и второй умножающие цифроаналоговые преобразователи10 и 11, первый и второй триггеры 12 и 13, первый и второй элементыИСКЛЮЧА 10 ЩЕЕ, ИЛИ 14 и 15, аналоговый 25вход 16, информационные входы 17,тактовый вход 18, вход "Запись" 19,вход 20 сброса, вход "Строб соя" 21,вход "Знак соя" 22, вход "Стробяп" 23, вход "Знак яхп" 24, первый 30и второй триггеры 25 и 26 дешифратора 3, выход я 5.п 27, выход соя 28.Синусно-косинусный преобразователь . работает следующим образом.На входы "Знак соя" 22 и "Знакяп" 24 поступают логические уровни,.определяющие знаки ныходных функций,причем "1" соответствует отрицательной Функции, а "О" - положительнойФункции (Фиг.2 д,з). По положительнымперепадам на входах "Строб соя" 21 и"Строб яхп" 23 заданные уровни запоминаются первым 12 и вторым 13 триггерами соответственно (Фиг.2 е, и).С инверсных выходов первого 12 и второго 13 триггеров инвертированныезначения управляющих сигналов посту"пают на вторые входы соответственнопервого 14 и второго 15 элементовИСКЛЮЧАЮЩЕЕ ИЛИ, которые работаютв режиме управляемых иннерторов иреализуют функцию вида ХО+ О = Х;Х + 1 = Х. На первый вход первогоэлемента ИСК)ПОЧА 3)ЩЕЕ ИЛИ 14 с второго выхода дешифратора 3 поступаетсигнал, определяющий знак функциикосинуса н данном октанте (фиг.1 г),а с его выхода значение мадифицирагванного знака косинуса поступает на вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ чретьей группы 9 и кодовый вход старшего разряда умножающего цифроаналогового преобразователя 11 (фиг.2 к), На первый вход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 15 с выхода старшего разряда счетчика 1 кода аргумента поступает сигнал, определяющий знак Функции синуса в данном октанте (Фиг.2 в), а с его выхода сигнал модифицированного знака синуса поступает на вторые входы элементов ИСКЛЧАЮЩЕЕ ИЛИ второй группы 8 и кодовый вход старшего разряда умножающего цифроаналогового преобразователя 1 О (Фиг,2 ж).Установка устройства в исходное состояние осуществляется подачей уровня "О" на вход 20 сброса.Характер изменения выходных функций показан на фиг.2 л,м.Формула изобретения1.Синусна-косинусньй преобразователь, содержащий счетчик кода аргу-.мента, подключенный выходами с перво. го по (п)-й разрядов к первым нходам соответствующих элементон ИСКЛЮЧАЮЩЕЕ ИЛИ первой группы, вторые входы которых соединены с выходом (и)- го разряда счетчика кода аргумента, а выходы - с адреснымн вхадамн первого и второго блоков памяти, кодовый выход каждого из которых подключен к соответствуюшнм информационным входам первого и второго мультиплексоров, дешифратор соединенный первым, вторым и третьим входами с выходами (п)-го, (и)-го и и-го разрядов счетчика кода аргумента со-. ответственно, а первым выходом - с управляющими входами первого и второго мультиплексоров, элементы ИСКЛЮЧА 1 ОЩЕЕ ИЛИ второй группы подключены первыми входами к вьходам первого мультиплексора, а вьходами - к кодовым входам первого умножающего цифроаналогового преобразователя выход которого являетсясинусным выходом преобразователя, элементы ИСИМОЧАЮЩЕЕ ИЛИ третьей группы, соединенные первыми входами с выходами второго мульт типлексора, а выходят - с кодовыми входами второго умножающего цифроаналогового преобразователя, выход которого является косннусным выходом преабраз,ователя а аналоговый входФиг оставитель С.КазнновехРед Л.Сердюкова Корректор Э.Лончако акто Заказ 716/50 Тираж 667 ПодписноеВНИИПИ Государственного комитета по изобретениям н открытиям при ГКНТ С113035, Москва, Ж, Раушская наб. д. 4/5 роизводственно-издательский комбинат "Патент", г.Ужгород, ул, Гагарина,101 3 146 объединен с аналоговым входом первого цифроаналогового преобразователя и является входом аналогового сигнала преобразователя, о т л и ч а ю - щ и й с я тем, что, с целью повыше ния точности, в неговведены два триггера и два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый из которых подключен входами к второму .выходу дешифратора и инверсному выходу первого триггера, а выходом - к вторым входам элементов ИСКЛЮЧАЮЩЕЕ ИЛИ третьей группы и входу старшего разряда второго умножающего цифроаналогового преобразователя, второй элемент ИСКЛЮЧАЮЩЕЕ ИЛИ соединен входами с выходом и-го разряда счетчика кода аргумента и. инверсным выходом второго триггера, а выходом - с вторыми входами элементов ИСИВ)ЧАЮЩЕЕ ИЛИ второй группы и входом старшего разряда первого 2367умножающего цифроаналогового преобразователя, причем установочные входы первого и второго триггеров подключены к первому и второму входамзадания преобразования соответственно.2.Преобразователь по п,1, о т -л и ч а ю щ и й с я тем, что дешиф ратор содержит два триггера, первыйиз которых подключен инверсным выходом к первому выходу дешифратора,Б-входом - к шине логической единицыи К-входу второго триггера, С-входом Б к первому входу дешифратора, а Рвходом - к второму входу дешифратора .и С-входу второго триггера, соединен"ного Б-входом с В-входом первоготриггера и шиной сброса преобразователя, 11-входом - с третьим входомдешифратора, а прямьм выходом - свторым выходом дешифратора.