Цифровой умножитель частоты

Номер патента: 930575

Авторы: Багацкий, Бармин, Ноткин, Смеляков

ZIP архив

Текст

ои 930 Союз СоветскихСоциалистическихРеспублик ОП ИСАНИВ ТОРСКОМУ СВИДЕТЕЛЬСТВУ(23) Приоритетен зебртефтхрытй Опубликовано 23. 0. 82.Бюллетень М Дата опубликования описания 25.05.82 Ю б 21374..В. Смеляков,армии, А.С. Ба Заявитель РОВОЙ УМНОЖИТЕЛ ТОТЫ Изобретение относится к радиотехнике и может использоваться дляумножения частоты сигналов в измерительных системах различного назначения,По основному авт. св. У 734867 известен цифровой умножитель частотысодержащий последовательно соединенные формирователь входного сигнала,блок управления, первый вентиль,первый делитель частоты, элемент И,выход которого является выходом цифрового умножителя частоты, элементИЛИ и первую схему переноса, выход.которой подключен к другому входупервого делителя частоты, а другойвход - к выходу первого регистрапамяти, входом подключенного к другому входу блока управления, а такжпоследовательно соединенные кварцевый генератор, первый формировательимпульсов, второй вентиль, второйделитель частоты, выход которогоподключен ко входу первого регистра памяти, второи регистр памяти, дру-гим входом подключенный к выходувторого вентиля и к первому входутретьего вентиля, вторая схема пе"реноса, к другому входу которой подф ключен выход элемента И, сумматор итриггер задержки, выход и другойвход которого .подключены соответственно к другому и третьему входупервого вентиля, при этом выход облока управления подключен к другимвходам элемента ИЛИ и второго вентиля, к второму входу третьего вентиляи через третью схему переноса - к 3другому входу сумматора, выходом подсоединенного к другому входу третьейсхемы переноса, к третьему входукоторой через третий регистр памятиподключен выход третьего вентиля,при этом между выходом кварцевогогенератора и другим входом триггеразадержки включены последовательносоединенные управляемый азовращатель и второй формирователь импуль 930575 4сов, а выходы второй и третьей схем переноса подключены к соответствующим входам цифрового устройства деления, выход которого подсоединен к другому входу управляемого фазовращателя 11.Однако в блоке управления известного умножителя при каждом изменении его выходной частоты необходимо нажимать кнопку "Пуск", что исключает 10 возможность управления выходной частотой умножителя по заданной програм ме и ограничивает скорость изменения коэффициента умножения.Цель изобретения - увеличение 15 скорости изменения коэффициентаумножения,. Для этой цели в цифровой умножитель частоты введены последователь 20 но соединенные четвертый регистр памяти, блок сравнения кодов и третий формирователь импульсов, выход которого подключен к входу четвертого регистра памяти и третьему входу блока управления, при этом другой вход блока сравнения кодов соединен с выходом блока управления.На фиг, 1 представлена структурная электрическая схема предложенного30 цифрового умножения частоты; на фиг; 2 временные диаграммы его работы.Цифровой умножитель частоты содержит Формирователь 1 входного сигнала, блок 2 управления, первый, второй и третий вентили 3-5, первый и второй делители частоты 6 и 7, элемент И 8, элемент ИЛИ 9, первую, вторую и третью схемы переноса 10- 12, первый второй, третий и четвертый регистры памяти 13-16, кварцевый 40 генератор 17, первый, второй и третий формирователи 18-20 импульсов, сумматор 21, триггер задержки 22, управляемый фазовращатель 23, цифро- . вое устройство деления 24, блок 25 ф 5 сравнения кодов.Цифровой умножитель частоты работает следующим образом.В исходном состоянии триггеры всех регистров памяти 13-16, делителя час тоты 6 и 7, а также триггер задержки 22 находятся в нулевом состоянии. На выходе блока сравнения кодов 25 высокий уровень потенциала, все вентили закрыты. Переключателями или с 55 помощью цифрового кода, поступающего извне, устанавливается коэффициент деления частоты исходного сигнала(фиг. 2 а) делителем частоты 7 (коэфФициент умножения умножителя) равным К 1. При этом, ввиду того, чтокоды на входе блока сравнения кодов25 стали различными, на его выходеустановится низкий уровень потенциала, что в свою очередь, приводит кпоявлению импульса на выходе формирователя 20 импульсов (момент времени 1,(фиг. 2 б), который, во-первых, перепишет в регистр значение кода К,1 и, какследствие, на выходе блока сравнениякодов 25 вновь установится высокийпотенциал и, во-вторых, подготовитблок 2 управления к приему импульсаот формирователя 1 входного сигнала.При переходе умножаемого сигнала,имеющего частоту Гу, через нулевоезначение, блок 2 управления вырабатывает сигнал Ч 1 (Фиг. 2 в), что приводит к открытию вентилей 4 и 5.Импульсы с частотой Го (фиг. 2 а)начинают поступать в делитель частоты7 и регистры 14 и 15 (фиг, 2 г ифиг, 2 д). При поступлении первого выходного импульса с делителя частоты7 (Фиг, 2 ж) на вход блока 2 управления, последний вырабатывает сигналЧК (фиг. 2 в), по которому вентиль5 закрывается. Таким образом, в регистре памяти 15 зафиксировано числоКА (Фиг. 2 д). Следующим импульсомЧР блока 2 управления (Фиг, 2 в)содержимое регистра памяти 15 черезсхему переноса 12 поступает в сумматор 21 и цифровое устройство деления24. За время периода Т 1, = 1/Г х импульсы с частотой 10 поступают непрерывно как в делитель частоты 7, таки в регистр памяти 14, но с каждымвыходным импульсом делителя частоты7 показания регистра памяти 4 сбрасываются в нуль, В итоге, к концупериода Т в нем будет зафиксировано число Ьп,1 (фиг. 2 е), накопленное за промежуток времени от моментапоследнего выходного импульса делителя частоты 7 до конца периода Т 1. Тоже самое число ап,1 будет зафиксировано и в делителе частоты 7. В регистрпамяти 13 поступают выходные импульсы делителя частоты 7 (Фиг, 2 ж) и кконцу периода Т 11 в нем будет зафиксировано число По окончании периода Т блок 2 управления вырабатывает сигнал Ч 2 хв сумматоре цифрового устройства деления 24 будет произведена операция(Ъп, -К ) . На управляемый Фазоаращатель 23 подается код числа (1 ьпКн)/К, цто приводит к задержке импульсов, поступающих на делитель частоты 6 через вентиль 3 на величинуТо (Ъп -К;1)/К 1. Одновременно выходной импульс сумматора 21 через триггер задержки 22 закрывает вентиль 3.По этой причине очередной импульс(обозначен пунктиром на фиг. 2 з)через вентиль 3 не пройдет, а осуществляет переброс в исходное состояние триггера 22 задержки, который,в свою очередь вновь откроет вентиль3. Коррекция последующих импульсовпроисходит аналогично. В результатечастота на выходе умножителя рввна,показанной на Фиг. 2 и.При изменении величина коэффициента умножения (например,.с К наК) цифровые коды, подаваемыена входы блока сравнения кодов 25,станут различными, и на его выходе,установится низкий уровень потенци"ала, вследствие чего на выходе формирователя 20 появляется импульс(момент времени сна Фиг, 2 б), после чего повторяются процессы, описанные выше, и на выходе умножителяустановится новая частота, равная2 Х,Таким образом, в предложенномцифровом умножителе частоты значительно увеличивается скорость изменения коэффициента умножения, чтопрактически обеспечивает автоматизацию процесса умножения выходнойчастоты умножителя посредством изменения коэффициента умножения и позволяет использовать его в системах,р которых требуется регулировка выходной частоты цифровым кодом по определяемой программе, а также в автоматизированных системах измеренияи контроля. 30 Формула изобретения Цифровой умножитель,частоты по авт. св. И 734867, о т л и ч аю щ и й с я тем, что, с целью уве. личения скорости. изменения коэфФициента умножения, в него введены последовательно соединенные четвертый регистр памяти блок сравнения кодов и третий формирователь импульсов, выход .которого подключен 5 930575(фиг. 2 в), который закроет вентильоткроет вентиль 3, через элементИЛИ 9 и схему переноса 10 перенесетпоказания регистра памяти 13 в делитель частоты б. С этого момента начинается процесс деления импульсов,поступающих на вход делителя частотыб на ц(умножение частоты Г на 1 ),Первый выходной импульс элемента И 8(фиг. 2 и) переносит число ц из регистра памяти 13 в делитель частоты6 и показания регистра памяти 14через схему переноса 11 в сумматор21 и сумматор цифрового устройствавеления 24. В сумматоре 21 производится операция (К -Ь п ), причем,если эта величина больше нуля, тона его выходе импульса не будет.Одновременно в цифровом устройстведеления 24 осуществляется деление 20Ьп. на К Код отношения Ап, /К,поступает на управляемый фазоврацатель 23, цто приводит к изменению фазы синусоиды на его выходе на величину 360 дп /К. После преобразования в формирователе 19 импульсы,поступающие через вентиль 3 на входделителя частоты 6, будут смещенына величину Т, Ьп,/К. (Фиг. 2 а ифиг. 2 з), Второй выходной импульсумножителя производит операцию вводасв делитель частоты 6 и п,в сумматор 21 и сумматор цифровогоустройства деления 24, после чего всумматоре 21 записывается число(К 1-2 ап ) больше нуля - на выходесумматора 21 импульса не будет, а40управляемый фазовращатель 23 сместитфазу синусоидного сигнала, поступающего на его вход с кварцевого генератора 17, на величину 360 2 Ьп/К,и, следовательно, импульсы поступаю- ф145щие на вход делителя частоты 6, будутзадержаны на То 2 ьп/Кн (фиг, 2 а ифиг. 2 з)По мере увеличения числа выходныхимпульсов умножителя может оказатьсяфячто при некотором числе 1 величина(К,1-1 ьп,) станет равной или меньшенуля (на примере К 3, гоп=1 и, следовательно, 1=3), цто приведет к появлению импульса на выходе сумматора 21, который перенесет из регистрапамяти 15 число К 1 в сумматор 21 и,следовательно, в нем запишется положительное число (2 Кн -16 пА ), а также1к входу четвертого регистра памяти и третьему входу блока управления,при этом другой вход блока сравнения кодов соединен с выходом блока управления. 930575,Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР И 7348 б 7, кл. Н 03 В 19/10, 1977 Ю (прототип),а НИИПИ Заказ 3493/78 Тираж 954 Подписно иал ППП "Патент", г. город, ул. Проектная, 4

Смотреть

Заявка

2997482, 27.10.1980

ХАРЬКОВСКИЙ ИНСТИТУТ РАДИОЭЛЕКТРОНИКИ, ПРЕДПРИЯТИЕ ПЯ А-3559

СМЕЛЯКОВ ВЯЧЕСЛАВ ВАСИЛЬЕВИЧ, БАРМИН ВЛАДИМИР ИГОРЕВИЧ, БАГАЦКИЙ АНАТОЛИЙ СЕМЕНОВИЧ, НОТКИН ЛЕОНИД РАФАИЛОВИЧ

МПК / Метки

МПК: H03B 19/10

Метки: умножитель, цифровой, частоты

Опубликовано: 23.05.1982

Код ссылки

<a href="https://patents.su/6-930575-cifrovojj-umnozhitel-chastoty.html" target="_blank" rel="follow" title="База патентов СССР">Цифровой умножитель частоты</a>

Похожие патенты