Устройство для кодирования цифровой информации циклическими кодами

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКРЕСПУБЛИК 19) (1 6255 50 4 Н 03 М 13 ИСАНИЕ ИЗОБРЕТЕНИЯ роло Обобщенные 976, с, 107 -рав ОВА- ИКоды, и 6, с.25 КОД АЦИ вычислительЕго использохранения и яет повысить ГОСУДАРСТВЕКНЫИ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(54) УСТРОЙСТВО ДЛЯНИЯ ЦИФРОВОЙ ИНФОРМЛИЧЕСКИМИ КОДАМИ(57) Изобретение относится кной технике и технике связи.вание в системах обработкипередачи информации позвол быстродействие при кодировании укороченными циклическими кодами, в которых проверочные символы расположены внутри кодового слова. Устройство содержит генератор 1 тактовых импульсов, делитель 2 частоты, триггер 4, формирователь 6 проверочных символов (регистр сдвига с обратными связями), элемент И 11 и элемент ИЛИ 15. Введение делителя 3 частоты, триггера 5, формирователя 7 проверочных символов (регистр сдвига с инвертированными обратными связями), сумматора 8, мультиплексора 9, счетчика 10, элементов И 12 - 14 и элемента ИЛИ 16 обеспечивает кодирование укороченными циклическими кодами с проверочными символами внутри кодового слова без введения дополнительных до полного циклического кода нулей. 2 ил.1Изобретение относится к вычислительной технике и технике связи и может использоваться в системах обработки, хранения и передачи информации.Цель изобретения - повышение быстродействия устройства при кодировании укороченными циклическими кодами с проверочными символами внутри кодового слова,На фиг. 1 дана блок-схема устройства; на фиг, 2 - временные диаграммы его работы.Устройство для кодирования цифровой информации циклическими кодами содержит генератор 1 тактовых импульсов, первый и второй делители 2 и 3 частоты, первый и второй триггеры 4 и 5, первый и второй формирователи 6 и 7 проверочных символов, сумматор 8, мультиплексор 9, счетчик 10, первый - четвертый элементы И 11 - 14, первый и второй элементы ИЛИ 15 и 16, информационный вход 1, вход 18 синхронизации и выход 19.Делители 2 и 3 частоты могут быть выполнены на счетчиках с заданным коэффициентом пересчета.Первый формирователь 6 проверочных символов представляет собой регистр сдвига с обратными связями, выполненными в соответствии с неприводимым полиномом д(х) для первыхинформационных символов используемого кода. Обратные связи замыкаются по сигналу на управляющем входе формирователя 6.Второй формирователь 7 проверочных символов выполнен на регистре сдвига такой же длины, как и в формирователе 6, но обратные связи его выполнены в соответствии с неприводимым полиномом д(х), где у= хНапример, если обратные связи в регистре формирователя 6 выполнены в соответствии с полиномом д(х) = х+ х+ 1, то обратные связи в регистре формирователя 7 должны быть выполнены в соответствии сполиномом д(х)= у"+ у+ 1Предлагаемое устройство предназначено для кодирования цифровой информации укороченными циклическими кодами вида (п, 1), в которых общее число и символов меньше числа п в циклических кодах (п,1), а число 1 информационных символов не меняется. При этом укороченный циклический код задан таким образом, что проверочные символы располагаются в середине кодового слова, т.е.Чо, Чь,Ч ь Яь ЯгЯ, Ч Ч(+ь,Ч ь где Ч; - информационные символы (1= О,1, 2,."3 - 1);- проверочные символы = 1, 2гп);- число информационных символов,расположенных перед проверочными символами.В отличие от известного устройства, где кодирование такими кодами осуществляется путем записи перед информационными символами и - и нулей и циклического сдвига всех символов, включая эти нули, до тех пор, пока проверочные символы не переместятся на последние позиции, т,е. приведения кода к видуЧ Ч Ч - , р р ( Чо Ч 1 Чг".Ч - ь 5 -в предлагаемом устройстве кодирование производится без введения дополнительных нулей.Устройство для кодирования цифровой 1 О информации циклическими кодами работаетследующим образом.В исходном состоянии, которое возникает при появлении сигнала на входе 18 синхронизации (фиг. 2 а), делители 2 и 3 частоты, счетчик 10, триггер 4 и формирователи 6 и 7 находятся в обнуленном состоянии, а триггер 5 - в состоянии 1. Элемент И 12 открыт, а элементы И 11, 13, 14 - закрыты. Обратные связи в формирователе 6 вклюцены сигналом логической 1 с инверсного выхода триггера 4. Обратные связи в формирователе 7 включены в течение всего времени работы устройства.Информационные символы, поступающие на информационный вход 17 (фиг. 2 б) проходят на информационные входы формирователей 6 и 7 и одновременно - через элемент ИЛИ 15 - на выход 19 устройства.Тактовые импульсы с выхода генератора 1 тактовых импульсов (фиг. 2 в) поступают в это время через открытый элемент И 12 на вход синхронизации первого формирователя 6 (фиг. 2 г). Поэтому информационные символы Чо, Чь,Чпродвигаются по ячейкам регистра сдвига в формирователе 6 до тех пор, пока информационный символ Ч 1 не будет записан во входную ячейку памяти этого регистра, Записи информационных символов в формирователь 7 в это время не производится, так как элемент И 13 закрыт и тактовые импульсы на вход синхронизации формирователя 7 не поступают.40 Делитель 3 частоты (счетчик) при этомподсчитывает тактовые импульсы, вырабатываемые генератором 1. Как"только количество этих импульсов станет равным 1, что соответствует моменту записи символа Ч 1 в регистр формирователя 6, - на вы ходе делителя 3 появляется сигнал (фиг. 2 д)обнуления триггера 5, который переводится в состояние О и сигналом со своего прямого выхода закрыват элемент И 12 (фиг. 2 е), а сигналом с инверсного выхода открывает элемент И 13 (фиг. 2 ж).Поскольку на вход синхронизации формирователя 6 тактовые импульсы с выхода генератора 1 не поступают (фиг. 2 г), то он переходит в режим хранения результата вычислений, которым являются проверочные символы Яь ЯгЯ, вычисленные по первым 1 информационным символам:Чо, Чь".,Ч - ь Я 1 Яг" ЯДалее с помощью второго формирователя вычисляются символы Чь Ч+ь,ЧФормула изобретенияУстройство для кодирования цифровой информации циклическими кодами, содержащее генератор тактовых импульсов, выход иЯ=Я. + Я 3Таким образом, информационные символы Ч ь М ,.,Ч, Чь поступающие с информационного входа 17 на информационный вход второго формирователя 7, вводятся в ячейки памяти регистра этого формирователя по сигналам генератора 1, поступающим на вход синхронизации формирователя 7 через открытый элемент И 13 (фиг. 2 з).Одновременно информационные символы поступают на выход 19 устройства через элемент ИЛИ 15. Делитель 2 частоты (счетчик) подсчитывает тактовые импульсы с выхода генератора 1 до тех пор, пока их число не станет равным к, что соответствует моменту записи в формирователь 7 последнего информационного символа У. При этом на его выходе появляется сигнал (фиг. 2 и), который переводит триггеры 4 и 5 в состояние 1 (фиг. 2 к). Триггер 5 закрывает элемент И 13 и открывает элемент И 12 (фиг. 2 е,ж). Формирователь 7 переходит в режим хранения результата вычислений, содержащегося в т его ячейках памяти, так как на его вход синхронизации тактовые импульсы не поступают, а формирователь 6 - в режим последовательного сдвига, поскольку тактовые импульсы с выхода генератора 1 через открытый элемент И2 проходят на его вход синхронизации.Поскольку триггер 4 теперь находится в состоянии 1, то сигнал логической 1 на его прямом выходе (фиг. 21) открывает элемент И 14, а сигнал логического 0 на его инверсном выходе (фиг. 2 д) отключает цепи обратных связей в регистре формирователя 6. Тактовые импульсы с выхода генератора 1 поступают на счетный вход счетчика 10 (фиг. 2 м), который управляет мультиплексором 9. Информационные входы мультиплексора 9 соединены с параллельными выходами формирователя 7 таким образом, что первый вход мультиплексора 9 соединен с ячейкой формирователя 7, в которой хранится проверочный символ Явторой вход - с выходом ячейки, содержащей Я и так далее - до гп-го входа, который соединен с выходом ячейки, содержащей ф.Сигналом с прямого выхода триггера 4 открыт элемент И 11 и за последние и - 1=т (или и - 1= гп - в случае укороченного1циклического кода) тактов происходит вывод проверочных сигналов Яь Я,Д, из устройства на выход 19 путем суммирования в сумматоре 8 проверочных символов/ /Я, Яь".,Я, содержащихся в ячейках памяти фопмирователя 6, и проверочных символов Я, ЯЯь содержащихся в ячейках памяти формирователя 7, следующим образом: Для этого регистр в формирователе 6 как упоминалось, переводится в режим последовательного сдвига содержимого ячеек памяти, а ячейки регистра в формирователе 7 опращиваются в заданном порядке с помощью мультиплексора 9, управляемого счетчиком 10, который подсчитывает тактовые импульсы с выхода генератора 1, поступающие через открытый элемент И 14 на его счетный вход.При появлении ( к+1)-го импульса на выходе генераторана первом входе сумматора 8 появится символ Я с выхода формирователя 6, а на втором - символ О;, с выхода мультиплексора 9, который в этот момент подключен к соответствующей ячейке формирователя 7, На выходе сумматора 8 - сумма Я+Я.,= Яь Символ Я через открытый элемент И 11 и элемент ИЛИ 15 поступает на выход 19 устройства.При поступлении (1+2) -го тактового импульса с выхода генератора 1 таким же путем происходит формирование второго проверочного символа Я.Этот процесс продолжается до тех пор, пока не будут получены и выведены на выход 19 устройства все гп проверочныхсимволов Яь ЯЯ.На этом процесс кодирования циклическим кодом считается законченным и следующим импульсом сигнала синхронизации на входе 18 устройство переводится в исходное состояние, необходимое для осуществления последующего цикла работы.Предлагаемое устройство обеспечивает кодирование цифровой информации как полными, так и укороченными циклическими кодами с поперечными символами, расположенными внутри кодового слова, так как наличие (укороченный код) или отсутствие (полный код) нулей в кодовом слове никак не отражается на процедуре вычисления.Устройство способно работать в режиме кодирования полным и укороченным циклическими кодами с проверочными символами в конце кодового слова. В этом случае работают только элементы 1, 2, 4, 6, 11, 15, так как коэффициент счета в делителе 3 (число информационных символов, расположенных после проверочных) равен нулю, следовательно, элемент И 12 всегда открыт, а элемент И 13 всегда закрыт, в формирователь 7 ничего не вводится, и при опросе его ячеек с помощью счетчика 10 и мультиплексора 9 на вход сумматора 8 поступают нули.Использование устройства для кодирования в том случае, когда проверочные символы укороченного циклического кода располагаются внутри кодового слова, обеспечивает значительное повышение быстродействия, особено в случае пи.к 1 л 1 Фиг. г Составитель О. Ревинский Редактор Н. Егорова Техред И, Верес Корректор Е. Рошко Заказ 3815/57 Тираж 901 Подпис ное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж - 35, Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4которого соединен со счетным входом первого делителя частоты, выход которого соединен с 5-входом первого триггера, прямой и инверсный выходы которого подключены соответственно к первому входу первого элемента И и к управляю 1 цему входу первого 5 формирователя проверочных символов, выход первого элемента И соединен с первым входом первого элемента ИЛИ, второй вход которого и информационный вход первого формирователя проверочных симво лов объединены"и являются информационным входом устройства, Я-вход первого триггера и входы обнуления первого формирователя проверочных символов и первого делителя частоты объединены и являются входом синхронизации устройства, выход пер вого элемента ИЛИ является выходом устройства, отличающееся тем, что, с целью поышения быстродействия устройства при кодировании укороченными циклическими кодами с проверочными символами внутри кодового слова, в устройство введены второй формирователь проверочных символов, мультиплексор, счетчик, сумматор, второй делитель частоты, второй триггер, второй, третий и четвертый элементы И и второй элемент ИЛИ, первый вход которого и входы обну ления счетчика, второго делителя частоты и второго формирователя проверочных симво 6лов объединены и подключены к входу синхронизации устройства, второй вход второго элемента ИЛИ подключен к выходу первого делителя частоты, выход второго элемента ИЛИ соединен с 5-входом второго триггера, счетный вход второго делителя частоты и первые входы второго, третьего и четвертого элементов И объединены и подключены к выходу генератора тактовых импульсов, выход второго делителя частоты соединен с Я-входом второго триггера, прямой и инверсный выходы которого подключены к вторым входам соответственно второго и третьего элементов И, выходы которых соединены с входами синхронизации соответственно первого и второго формирователей проверочных символов, выход первого формирователя проверочных символов подключен к первому входу сумматора, выход которого соединен с вторым входом первого элемента И, второй вход четвертого элемента И подключен к прямому выходу первого триггера, выход четвертого элемента И соединен со счетным входом счетчика, выходы которого подключены к адресным входам мультиплексора, выходы второго формирователя проверочных символов подключены к информационным входам мультиплексора, выход которого соединен со вторым входом сумматора.