Цифровой умножитель частоты
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
(51)4 Н 03 В 1 О НИЕ ИЗОБРЕ ВТО ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ. МУ СВИДЕТЕЛЬСТ(71) Харьковский, ордена Трудового Красного Знамени институт радиоэлек троники им. акад М. К. Янгеля (72) В. И. Бармин, Б, И. Синча и В, В, Смеляков(56) Авторское свидетельство СССР Ф 734867, кл. Н 03. В 19/1 О, 1977.Авторское свидетельство, СССР. У 930575, кл. Н 03 В 19/1 О, 1980. (54)(57) ЦИФРОВОЙ .УИНОЖИТЕЛЬ ЧАСТОТЫ, содержащий последовательно соединенные формирователь входного сигнала и блок управления, последовательно,соединенные кварцевый генератор, первый формирователь импуль- сов, первый вентиль и первый делитель частоты, выход которого подключен к первому управляющему входу , блока управления, последовательносоединенные первый регистр памяти, блок сравнения кодов и второй формирователь импульсов, выход которого подключен к входу первого регистра памяти и к установочному входу блока управления, последовательно соединенные второй вентиль, сигнальный вход которого подключен к выходу первого вентиля, второй регистр памяти, первый. блок переноса и сумматор, выход которого подключен к первому управляющему входу первого блока переноса, последовательно соединенные третий регистр памяти и второй блок переноса, выход которого подключен к другому входу сумматора, а также вто.рой делитель частоты, третий вентиль и цифровой блок деления кодов,при этом в блоке управления выходсигнала управления первым вентилемподключен к управляющему входу первого вентиля, выход сигнала управления вторым вентилем - к управляющему входу второго вентиля, выходсигнала управления третьим вентилем - к управляющему входу третьеговентиля, выход сигнала управленияперезаписью - к второму управляющемувходу первого блокапереноса, авыход сигнала установки кода коэф.фициента умножения - к другому входу блока сравнения .кодов, о т л и -ч а ю щ и й с я тем, что, с целью.расширения диапазона умножаемых час-,тот в сторону верхних частот присохранении высокой точности умножения, в него введены последовательно соединенные первый блок оперативного запоминания и управляемаялиния задержки, управляющий входкоторой подключен к выходу введенного второго блока оперативного запоминания, при этом выход первогоделителя частоты подключен также хпервому сигнальному входу цифровогоблока деления кодов и к адресномувходу второго блока оперативногозапоминания, информационный входкоторого подключен к выходу цифрового блока деления кодов, выходпервого вентиля подключен также ксигнальному входу третьего вентиляи к первому сигнальному входу второго делителя частоты, установочный вход которого подключен к выходу второго регистра памяти, а1192106 выход - к второму управляющему входу блока управления и к адресномувходу первого блока оперативногозапоминания, информационный входкоторого подключен к выходу сумматора, выход третьего вентиля подключен к входу третьего регистра памяти,выход которого подключен также квторому сигнальному входу цифровогоблока деления кодов, при этом ублока управления выход сигнала установки кода коэффициента умноженияподключен также к установочному входу первого делителя частоты, выход Изобретение относится к рацио- технике и может быть использовано в информационно-измерительных системах различного назначения.Цель изобретения - расщирение 5 диапазона умножаемых частот в сторону верхних частот при сохранении высокой точности умножения.На фиг. 1 представлена структурная электрическая схема цифрового умножителя частоты; на фиг. 2 пример выполнения блока управления; на фиг. 3 - временные диаграммы, поясняющие работу цифрового умножи-, теля частоты.5 Цифровой умножитель частоты содержит фиг. 1) формирователь 1 входного сигнала, блок управления 2,первый, второй и третий вентили 3,4и 5, первый и второй делители частоты6 и 7, первый и второй блоки переноса 8 и 9, первый, второй и третийрегистры памяти 10,11 и 12, кварцевый генератор 13, первый и второйформирователи импульсов 14 и 15,блок сравнения кодов 16, сумматор 17,цифровой блок 18 деления кодов,первый и второй блоки оперативногозапоминания 19 и 20 и управляемаялиния задержки 21. При этом блокуправления 2 содержит (фиг. 2) вентили 22 и 23, триггеры 24 - 28, регистр памяти 29, формирователи импульсов 30 и 31, мультивибратор 32,элемент И 33 и элементы ИЛИ 34 и 35, З 5а также сигнальный вход 36, устанодополнительных опорных импульсовподключен к объединенным вторым сигнальным входам первого и второгоделителей частоты и к управляющемувходу второго блока переноса, выходсигнала управления цифровым блокомделения кодов - к управляющему входуцифрового блока деления кодов, а выход сигнала управления выбором режимов - к объединенным входам выборарежима первого и второго блоковоперативного запоминания, а выходуправляемой линии. задержки являетсявыходом цифрового умножителя частоты. вочный вход 37, первый и второйуправляющие входы 38 и 39, выход 40сигнала управления первым. вентилем,выход 41 сигнала управления вторымвентилем, выход.42 сигнала управления третьим вентилем, выход 43 сигнала управления перезаписью, выход44 сигнала установки кода коэффициента умножения, выход 45 дополнительных опорных импульсов, выход 46сигнала управления цифровым блокомделения кодов и выход 47 сигналауправления выбором режимов.Цифровой.умножитель частоты работает следующим образом,В исходном состоянии триггеры первого, второго и третьего регистров памяти 10,11 и 12, а также регистров цифрового блока 18 деления кодов и первого и второго делителей частоты 6 и 7 находятся в нулевом состоянии, первый и второй блоки оперативного запоминания 9 и 20 находятся в режиме "Запись" (нулевой уровень потенциала на входе выбора режима), на выходе блока сравнения кодов 16 - высокий уровень потенциала,. первый, второй и третий вентили 3,4 и 5 закрыты. Переключателями или с помощью цифрового кода, поступающего извне, в регистр памяти 29 блока управления 2 (фиг, 2) записывается код числа К, который в качестве коэффициента деления устаФ навливается в первом делителе частоты 6 (коэффициент умножения цифровоз 1192го умножителя частоты) и поступаетна вход блока сравнения кодов 16.При этом ввиду, того, что коды навходах блока сравнения. кодов 16стали различными, иа его выходе устанавливается нулевой уровень потенциала,:что, в своюочередь, приводитк появлению импульса на выходе второго формирователя импульсов 15(моментна фиг. Зв), который, . Ово-первых, переписывает в первый регистр памяти 10 значение кода К 1.и на выходе блока сравнения кодов16 устанавливается высокий уровень .потенциала и, во-вторых, подготавливает блок управления 2 (фиг. 2)к работе, устанавливая триггеры 24.,26,27,28 в нулевое, а триггер 25 в .единичное состояния. При этом вентиль 22 открывается, а вентиль 23 .будет закрыт. При переходе,умножаемого сигнала. (фиг. Зб), имеющегочастоту Г, через нулевое значение ,.из отрицательной области в положительную фррмирователь 1 вырабатывает димпульс Ч (фиг, Зг), который поступает через открытый вентиль 22блока управления 2 на вход триггера28 и устанавливает его в единичноесостояние, что приводит к открытию30первого, второго и третьего вентилей 3,4 и 5 (фиг. Зо,е,и). Сформированные первым формирователем импульсов 14 импульсы с частотой Гр .(фиг,: За) кварцевого генератора 13через открытый первый вентиль Эначинают поступать в первый делительчастоты 6:и через второй и третийвентили 4 и 5 - во вгорой и третийрегистры памяти 11 и 2 соответственно (фиг. Зж,к). При поступлении 40первого выходного импульса с первого делителя частоты б (импульс Чкна фиг. Зд) на первый управляющийвход 38 блока управления 2 осуществляется переброс триггера 25(фиг. 2)в нулевое состояние, чтоприводит к появлению низкого уровняпотенциала на выходе элемента И 33и закрытию третьего вентиля 5(фиг. Зе). Таким образом, в третьемрегистре памяти,12 будет зафиксиро- вано число К. Перепад из 11" в "0 пс выхода элемента И 33 (фиг. 2) поступает на формирователь импульсов31, вырабатывающий импульс Ч(фиг. Зз), который через элементИЛИ 35 поступает на управляющий входцифрового блока 1 Вделения кодов. Прийп К дп Кпричем целая часть этих отношений 106 4этом число из третьего регистра памяти 12 переписывается в регистр К , цифрового блока 18 деления кодов. По окончании периода Т с формирователя 1 в блок управления 2 поступает сигнал Ч (фиг. Зг), по которому триггер 28 устанавливается в нулевое, а триггер 24 - в единичное состояния (фиг. 2), что, с одной стороны, приводит к закрытию вентиля 22 и прекращению поступления импульсов с формирователя 1 в блок управления 2, а с другой стороны, к закрытию первого и второго ьентилей 3 и 4 (фиг. Зо,и). Таким образом, во втором регистрепамяти 11 будет записано число М (фиг. Зк), а в первом делителе частоты. 6 дп число, накопленное в нем за промежуток времени от момента последнего выходного импульса делителя частоты 6 до конца периода Т. При переходе триггера. 28 в нулевое состояние формирователь импульсов 30 вырабатывает импульс Ч (фиг. Зл), который, во-первых, поступая на второй управляющий вход первого блока переноса 8 (фиг. 1), .переписывает число М из второго регистра памяти 11 всумматор 7 и, во-вторых, через элемент ИЛИ 35 (фиг, 2) поступает на управляющий вход цифрового блока18 деления кодов, что приводит кперезаписи числа Вп из первого делителя. частоты 6 в соответствующий регистр цифрового блока 18 деления кодов, после чего триггеры первого делителя частоты 6 устанавливаются в "0". Сигнал Ч.поступая навход триггера 27 (фиг. 2), переводит его в единичное состояние, приэтом открываетсявентиль 23 и импульсы с выхода мультивибратора 32(фиг. Зм) начинают поступать впервый делитель частоты 6, на управляющий вход второго блока переноса9 и во второй делитель частоты 7,При этом, в соответствии с адресами, задаваемыми первым делителемчастоты 6, во второй блок оперативного запоминания 20 записывается иэцифрового блока 18 деления кодовряд значений отношений.К 1-м импульсе отношение К 1 дп/К,записывается во. второй .блок оперативного запоминания 20 в виде нулей), кроме того, по каждому изимпульсов рассматриваемой серии, всумматор 1 переносится из третьегорегистра памяти 12 через второйблок переноса 9 значение К, и осуществляются последовательные вычисленияИ-К, ИК, И-ЗК, и т.д,причем, если. разность эта положи.тельная, то по адресу, определяемому вторым делителем частоты 7, впервый блок оперативного запоминания19 записывается "0", а если отрицательная, то через первый блок переноса 8 из второго регистра памяти11 в сумматор 17 поступает второезначение Н на суммирование (например, это произошло на 1-м импульсерассматриваемой серии, тогда в сумматоре 17 будет записано число2 И - хК 1, а в первый блок оперативного запоминания 19 по соответствующему адресу будет записана "1").Через И импульсов на выходе второгоделителя частоты 7 появляется сигнал Ч (фиг. Зн)., (коэффициентделения второго делителя частоты 7,как указывалось ранее, устанавливается равным И), который, поступаяна второй управляющий вход 39блока управления 2 (фиг, 2), во-пер-.вых, переводит триггер 27 в нулевоесостояние и тем самым вентиль 23закрывается, что вызывает прекращение поступления импульсов мультивибратора 32 в цифровой умножительчастоты и, во-вторых, переводиттриггер 26 в единичное состояние,что приводит к переводу в режим"Чтение" первый и второй блоки оперативного запоминания 19.и 20 и к открытию первого вентиля 3 (фиг. 1,фиг, Зп,о). Через вновь открывшийсяпервый вентиль 3 с частотой 2 импульсы начинают поступать в первый 92106 Ьи второй делители частоты 6 и 7;которые задают адреса первому ивторому блокам оперативного запоминания 19 и 20, Сигналы поступают спервого блока оперативного запоминания 19 (фиг. Зр) на выход цифровогоумножителя частоты с задержкой,обусловленной кодом, поступающим извторого блока оперативного запомина О ния 20 на управляющий вход линиизадержки 21, при этом на выходе цифрового умножителя частоты устанавливается частота КГ (фиг. Зс).При изменении величины коэффици ента умножения с К 1 на К срабатывает блок сравнения кодов 16 и на установочный вход 37 блока управления2 поступает сигнал, который приводит устройство н исходное состояние, 0 после чего повторяются процессы,описанные вьппе. В результате навыходе цифрового умножителя частотыустановится частота КУ.Таким образом, в предложенном 25 цифровом умножителе частоты верхнийпредел формируемой частоты не зависитот времени выполнения операции деления дп на К Поскольку для вычисления одного разряда частного от дезо ления дп на К требуется 3-4 .периодаТ кварцевого генератора, а дляобеспечения необходимой равномерностивыходной импульсной последовательности нужно рассчитать ш разрядовчастного, то период выходных импульсов в прототипе для работы цифрового умножителя частоты без сбоевдолжен быть равен не менее (3-4)тТ,а в предлагаемом цифровом умножи теле частоты эта величина близкак Т. Следовательно, используяпредлагаемый цифровой умножительчастоты, можно увеличить диапазонформируемых частот в сторону верхних частот (34) шТ /То =. (3-;4) ш раз,что вьгодно отличает предлагаемыйцифровой умножитель частоты от прототипа и расширяет область его применения.
СмотретьЗаявка
3775876, 23.07.1984
ХАРЬКОВСКИЙ ОРДЕНА ТРУДОВОГО КРАСНОГО ЗНАМЕНИ ИНСТИТУТ РАДИОЭЛЕКТРОНИКИ ИМ. АКАД. М. К. ЯНГЕЛЯ
БАРМИН ВЛАДИМИР ИГОРЕВИЧ, СИНЧА БОРИС ИВАНОВИЧ, СМЕЛЯКОВ ВЯЧЕСЛАВ ВАСИЛЬЕВИЧ
МПК / Метки
МПК: H03B 19/10
Метки: умножитель, цифровой, частоты
Опубликовано: 15.11.1985
Код ссылки
<a href="https://patents.su/6-1192106-cifrovojj-umnozhitel-chastoty.html" target="_blank" rel="follow" title="База патентов СССР">Цифровой умножитель частоты</a>
Предыдущий патент: Умножитель частоты
Следующий патент: Имитатор атмосферных помех
Случайный патент: Податливый анкер