Аналоговое запоминающее устройство

А 1 СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 9) 11 1)4011 С 2 САНИЕ ИЗОБРЕТЕНИЯ ИДЕТЕЛЬСТВУ ВТОРСКОМ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(71) Всесоюзный научно-исследовательский, проектно-конструкторский институт геологических, геофизических и геохимических информационных систем и Московский инженерно-физический институт(54) АНАПОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО (57) Изобретение относится к электронной технике и может быть использовано в приборах для обработки или преобразования аналоговой информации. Цель изобретения - повышение точности, стабильности и быстродействия устройства. Поставленная цель достигается за счет устранения влияния коммутации ключевого элемента на утечку заряда с запоминающего элемента (уменьшение погрешности запоминания) и устранения токов утечки ключевого элемента (уменьшение погрешности хранения). Быстродействие устройства повышается за счет малого времени коммутации токовых переключателей и использования запоминающего элемента , еще меньшей емкости. 1 ил.Изобретение относится к электрон-ной технике и может быть использовано в приборах и узлах для обработки или преобразования аналоговой информации.Целью изобретения является повышение точности, стабильности и быстродействия устройства.Ца чертеже показано аналоговое запоминающее устройство.Устройство содержит преобразователь 1 напряжения в ток, ячейку 2памяти, элементы 3 и 4 обратной связи на резисторах, ключевой элемент 5., ог, раничительные элементы 6 и 7, первый,второй, третий и четвертый биполярные транзисторы 8-11 ключевого элемента 5, первую и вторую шины 12 и 13 питания.и входы 14 и 15 управления уст" 20 ройства.Ячейка 2 памяти содержит операционный усилитель 16 и накопительный элемент 17 на конденсаторе, обкладки которого подключены соответственно к 25 1инвертирующему входу и выходу операционного усилителя, неинвертирующий вход которого подключен к шине нулевого потенциала.Устройство работает следующим образом.В режиме "Выборка" транзисторы 9 и 10 элемента 5 открыты и через них течет сквозной ток преобразователя 1, задаваемый элементами 3 и 4, базы35 транзисторов 9 и 10 заземлены, а коллекторы находятся под потенциалом виртуального нуля, поэтому разность потенциалов между коллектором и базой у этих транзисторов равна напряжению40 смещения нуля усилителя 16 и близка к нулю, При переходе устройства в состояние "Хранение" проводят ток транзисторы 8 и 11. При этом переключении транзисторы 9 и 10 закрываются по цепи эмиттера.Таким образом, при коммутации разность потенциала между коллектором и базой не меняется и остается равной нулю следовательно, параэитная утечФ50 ка заряда с элемента 17 через эти емкости не происходит. Изменение разности потенциалов между заземленными базами и эмиттерами транзисторов .также не вызывает паразитной утечки заряда с элемента 17, поскольку токи55 перезарядки емкостей эмиттерных переходов замыкаются через корпусной провод и не протекают в цепи заряда элемента 17, Паразитная утечка зарядана элементе 17 возникает эа счет нзменения потенциалон между коллекторами и эмиттерами трензисторов 9 и 10.Однако емкость коллектор - эмиттеримеет чисто конструктивную природу и,следовательно, не зависит ни от режима работы транзистора, ни от температуры, К тому же из-за парафаэного изменения потенциалов на эмиттерах транзисторов 9 и 10 при переключении происходит частичная (из-за неравенстваемкостей коллектор - эмиттер транзисторов 9 и 10) компенсация паразитной утечки заряда с элемента 17. Таким образом достигается минимизацияошибки запоминания,.При запертом состоянии транзисторов потенциалы всех трех электродов каждого иэ транзисторов близки к нулю, при точном равенстве нулю этих потенциалов токи через транзисторы отсутствуют, Поэтому утечка через запертые транзисторы вызываетсялишь малыми остаточными потенциалами на эмиттерах транзисторов 9 и 10 и напряжением смещения нуля элемента 17. Таким образом достигается минимизация ошибки хранения,Формула изобретения1Аналоговое запоминающее устройство, содержащее преобразователь напряжения в ток, ячейку памяти, первый и вторрй элементы обратной связи на резисторах, первые выводы которых подключены к входу преобразователя напряжения в ток, второй вывод резистора первого элемента обратной связи является информационным входом устройства, второй вывод резистора второго элемента обратной связи подключен к выходу ячейки памяти и является информационным выходом устройства, первый выход формирователя напряжения в ток подключен к первой шине пита" ния устройства, о т л и ч а ю щ ее с я тем, что, с целью повьппения точности, стабильности и быстродействия устройства, в него введены ключевой элемент на первом, втором, третьем и четвертом биполярных транзисторах, первый и второй ограничительные элементы, первые выводы которых подключены к шине нулевого потенциала, вторые выводы подключены соответ14291 ит Улр Составитель А.Ершоведактор О.Юрковецкая Техред А.Кравчук ректор Л,Пилипенко Подписямитета СССРткрытийя наб д, 4/5 590 ног 49 ВНИИПИ Гос по делам 113035, Москваказ 51 Тираж арств зобре Жний иРаушск Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная ственно к баэам первого и четвертоготранзисторов ключевого элемента иявляются соответственно первым и вторым входами управления парафазнымисигналами устройства, эмиттеры первого и второго транзисторов ключевогоэлемента подключены к второму выходупреобразователя напряжения в ток,эмиттеры третьего и четвертого транзисторов ключевого элемента подключены к третьему выходу преобразователянапряжения в ток, коллектор первоготранзистора ключевого элемента, пер 73вый вход управления стабилизацией ячейки памяти, четвертый выход преобразователя напряжения в ток подключены к второй шине питания устройства, коллектор четвертого транзистора, второй вход управления стабилизацией ячейки памяти подключены к первой шине питания устройства, базы второго и третьего транзисторов ключевого элемента подключены к первому инфор" мационному входу ячейки памяти, а их коллекторы подключены к второму информационному входу ячейки памяти,