Двоичный параллельный сумматор со сквозным переносом
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 142818
Авторы: Афиногенов, Колосов
Текст
(.СС Р ИЗОБРЕТЕНИЯ ИСАНИЕА 8 ТОРСН ИДЕТЕЛЬ пасная группа Ло 174 П. Афино в и В. Г. КолосовЙ СУММАТОР СО СКВОЗНЫМНОСОМ ОИЧНЫЙ ПАРАЛЛЕЛЪН ПЕРЗаявлено 6 января 1960 г. за М 649726/26 в Комитет по делам изооретени и открытий прп Совете Министров СССР зобретений М 22 за 1961 г. публиковано в Бюллетен й сумматор обеспечивает сел одновременно по всем параллельдвоичных Известны двоичные параллельные сумматоры со сквозным переносом, использующие импедансный принцип работы феррита, состсящие из парафазных ферритовых регистров первого и второго слагаемых, соединенных шинами переписи для реализации логической функции сложения по модулю два с ферритами сумматора, шины переписи состояния которых для получения суммы в данном разряде, переноса и его инверсии в следующий разряд проходят через ферриты регистра суммы и соединены с инверсным и прямым выходом переноса предыдущего разряда.В описываемом сумматоре реализация импедансного принципа работы феррита отличается от известных тем, что вводятся компенсационные шины, которые обеспечивают перепись единицы и нужный феррит с одновременной записью нуля в остальные (нерабочие) ферриты.Описываемый двоичный нысложение и вычитание двух чиразрядам.Принципиальная схема разряда двоичного параллельного сумматора со сквозным переносом представлена на чертеже.ферриты 1 - 4 составляют один разряд сумматора, ферриты один разряд алгебраической суммы, ферриты 7, 8 - разряд рег первого слагаемого и ферриты 9, 10 - разряд регистра второго с.мого. Слагаемые а и в подаются в прямом коде. Работа схемы п нократном суммировании происходит в четыре такта.В первый такт слагаемое а, подаваемое на вход 11, записывается в регистр первого слагаемого (ферриты 7, 8), а слагаемое в, подаваемое на вход 12, записывается в регистр второго слагаемого (ферриты 9 и 10). Во второй такт импульс тока подается на вход 13, В зависимости от состояния ферритов регистров слагаемых этот импульс142818проходитафнафщМьч 14, 15 или 16, перемагничивая соответствующие ферриты сумматора, причем импульсом тока не только перемагничивается в состояние 1 соответствующий феррит, но и записывается состояние 9 мв остальные ферриты.В третий такт импульс поступает на вход 17 или 18 в зависимости от наличий или"отсутствЛя переноса из предыдущего разряда. В зависимости от состояйия ферритов сумматора импульс коммутируется на шины 19, 20, 21 или 22, записывая соответствующую информацию в регистр суммы (ферриты 5, б).В четвертый акт подается импульс считывания суммы на вход 23. Информация, соответствующая состоянию ферритов 5 и б, снимается с выходных зажимов 24 и 25. Для улучшения амплитуды ложных импульсов через обмотки запирающих ферритов сумматора и увеличения надежности работы схемы в сумматор введена шина компенсации 2 б.Предмет изобретенияДвоичный параллельный сумматор со сквозным переносом, использующий импедансный принцип работы феррита, состоящий из парафазных ферритовых регистров первого и второго слагаемых, соединенных шинами переписи для реализации логической функции сложения по модулю два с ферритами сумматора, шины переписи состояния которых для получения суммы в данном разряде, переноса и его инверсии в следующий разряд проходят через ферриты регистра суммы и соединены с инверсным и прямым выходом переноса предыдущего разряда, о т л и ч а ю щ и й с я тем, что, с целью увеличения надежности, через ферриты регистров и сумматора проходят шины компенсации.142818 6 Составитель Г. А. Емельянов Редактор Н. С. Кутафина Техред А. А, Камышникова откпгятий 2 Я Типография ЦБТЛ Комитета по делам изооретений и откргятий при Совете Министров СССР, Москва, Петровка. 4.1 одп. к пои. 6.1-62 г с)ормат Зак. 12302 ЦБТИ при Комитете по при Совете
СмотретьЗаявка
649726, 06.01.1960
Афиногенов Л. П, Колосов В. Г
МПК / Метки
МПК: G06F 7/50
Метки: двоичный, параллельный, переносом, сквозным, сумматор
Опубликовано: 01.01.1961
Код ссылки
<a href="https://patents.su/3-142818-dvoichnyjj-parallelnyjj-summator-so-skvoznym-perenosom.html" target="_blank" rel="follow" title="База патентов СССР">Двоичный параллельный сумматор со сквозным переносом</a>
Одноразрядный четверичный сумматор
Номер патента: 1160400
Опубликовано: 07.06.1985
Авторы: Авгуль, Макареня, Мищенко, Терешко
МПК: G06F 7/50
Метки: одноразрядный, сумматор, четверичный
...входом третьегоэлемента РАВНОЗНАЧНОСТЬ, второй входкоторого является входом старшегоразряда первого операнда и соединенс вторым входом первого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА и первымвходом четвертого элемента РАКНОЗНАЧНОСТЬ, третий вход является входомстаршего разряда второго операнда исоединен с третьим входом первогоэлемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА; авыход - с вторым входом четвертогоэлемента РАВНОЗНАЧНОСТЬ, выход которого является выходом переноса сумматора.12- Х ОХц Х 5 аказ 3779/46 Подаисиое аж ШП 1 мПа,еит) 1Изобретен е относится к вычислительной технике и может быть исполь-. зовано ири построении быстродействующих устройств обработки цифровой информации.Целью изобретения является упрощение одноразрядного четверичного...
Каскад цифрового накопителя
Номер патента: 1140249
Опубликовано: 15.02.1985
Автор: Сидоров
МПК: H03K 23/00
Метки: каскад, накопителя, цифрового
...12 содержит инвертор 14, элемент 15 исключающее ИЛИ-НЕ и элемент 16 ИЛИ.В устройстве тактовый вход регистра 2 подключен к шине 3, вход переноса младшего разряда двоичного сумматора 1 соединен с шиной 4, выход переноса старшего разряда двоичного сумматора 1 соединен с шиной 5 и с информационным входом дополнительного разряда регистра 2, первый вход младшего разряда двоичного сумматора 1 соединен с шиной 6, а первые входы старших разрядов двоичного сум-. матора соединены с соответствующими выходами коммутатора 11, управляющий вход коммутатора 11 подключен к шине 10 и к выходу дополнительного разряда регистра 2, выходы остальныхразрядов которого соединены с вторыми входами соответствующих разрядов двоичного сумматора 1, первыевходы...
Разряд двоично-десятичного сумматора
Номер патента: 441562
Опубликовано: 30.08.1974
Автор: Алиев
МПК: G06F 7/385
Метки: двоично-десятичного, разряд, сумматора
...кода 8 - 4 - 2 - 1 (С==0 - :6).В дальнейшем под 2; понимается представлением цифры Р, в коде сумматора.Код цифры У, поступает на узел 3 инверсиикода, управляемого по входу А-признаком Хзн.На выходе узла 3 получается четырехразрядный двоичный код числа2 с Хн - О(2)15 - 2 Хзн = 1На схему подаются сигналы управления, покоторым в сумматоре 1 происходит сложениецифр, подаваемых на его входы, - Г;, Х;,ч- ь 6 д (по признакам ч г - 1 и дв сумматордобавляются соответственно цифры 1 и 6).При Хзн=О сумматор 1 работает в обычномпорядке. Если Х,=1, код сумматора, подаваемый по цепям обратной связи на его вход,с помощью узла 3 инвертируется. Это приводит к тому, что результат сложения оказывается записанным в сумматоре в инверсном коде....
Комбинационный сумматор на три входа
Номер патента: 387363
Опубликовано: 01.01.1973
Автор: Торошелидзе
МПК: G06F 7/50
Метки: входа, комбинационный, сумматор, три
...стабилитрон 4 проходит ток смещения 5 102 - 1 стз, где 1 оо при помощи резистора 7 иисточника питания - Е выбран так, чтобы 1 вх 2+102 С 1 п 2, ГдЕ 1 п 2 ПИКОВЫЙ тОК туННЕЛЬ- ного диода 2, который будет переключаться при наличии сигналов на двух ц более вхо- О дах: 21 вх 2+1 о 2)1 п 2, а в туннельном диоде 3при помощи резистора б и стабилитрона 5 будет проходить ток 1 оз такой величины, чтоб он переключался при условии 1 оз+1 вхп )1 пз, где 1 оз=21 н, т. е. туннельцый диод 3 будет 5 переключаться при наличии сигналов при од,ном и более входах.При подаче на одну из шин одного отрицательного стацдартного импульса туццельцый диод 2 переключиться це может, а тунцель- О ный диод 3 переключится в высоковольтное./9 Изд. М 733 Комитета по...
Накопительный сумматор параллельного действия
Номер патента: 542994
Опубликовано: 15.01.1977
Авторы: Боюн, Гаврилюк, Козлов
МПК: G06F 7/385
Метки: действия, накопительный, параллельного, сумматор
...И, второй вход которого подключен ко второму входу второго элемента И младшего из этих разрядов, а выход - к выходной шине, входы шестых элементов И соседних разрядов подключены через восьмой элемент И к первому входу девятого элемента И, второй вход которого подключен ко второму входу второго элемента И младшего из этих разрядов, а выход - к выходной шине.На чертеже приведена схема описываемого сумматора.Он содержит в каждом разряде первые триггеры 1, вторые триггеры 2, блоки анализа 3, первые, вторые, третьи, четвертые и пятые элементы И 4, 5, 6, 7 и 8, инверторы 9, элементы запрета 10; управляющую шину 11, входную шину 12 и выходную шину 13, шестые, седьмые, восьмые и девятый элементы И 14, 15, 16 и 17.Первое слагаемое находится в...
Предыдущий патент: Ферритовый распределитель
Следующий патент: Ферритовый переключатель
Случайный патент: Штамповый блок и способ его сборки