Умножитель частоты

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 5 ф 4 Н ОЗ В 19/О ТЕНИЯ Тепляко во СССР О, 1982 ГОСУДАРСТВЕННЬЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(57) Изобретение относитстехнике и может использовумножения частоты в аппармо-передачи инФормации ипередачи устр-в вычислитники. Цель изобретенияточности, умножения,. Умнототы содержит два делител(ДЧ) 1,5, счетчик 2, ревсчетчик (РС) 3,. блок 4 сртриггеры 6,7 элементы ИЛИменты И 9, 11. С целью поточности умножения введе я к радио-; аться для атуре приев системах ельной техповьппение житель чася частоты ерсивный авнения, 8, 10, элввьппения ны элемент И 1 и элемент ИП 1 13. Изменение кода на вьыадах РС 3 вызывает соот" ветствующее изменение выходной .частоты. Процесс изменения кода продолжается до момента прихода .на счетньп 1 вход триггера 7 через элемент ИПИ 10 импульса входной частоты Гщ. При поступлении импульса щ и импульса переполнения ДЧ 5 на вход . триггера 7 с другой последовательностью РС 3 переходит из режима сложения в режим вычитания, который задает триггер б. Если импульсы совпадают хотя бы частично, то импульс совпадения, вьщелякнцийся элементом И 12, через элемент ИЛИ 13 посту" Я пает на вход установки триггера 7 и устанавливает его в исходное состояние, т.е. код РС не изменится и выходная частота остается неизменной, 1. ил.РИзобретение относится к радиотехнике и может быть использовано дляумножения частоты в аппаратуре приемо-передачи информации и в системах передачи устройс;в вычислитель 5ной техники.Цель изобретения - повышение точности умножения,На чертеже представлена структур" 1ная электрическая схема предложен.ного умножителя частоты.Умножитель частоты содержит перВый делитель 1 частоты, счетчик 2,уеверсивный счетчик 3; блок 4 сравнения второй делитель 5 частоты,первый б и второй 7 триггеры, первый элемент ИЛИ 8, первый элементИ 3. второи элемент ИШ 4 10, второи11 и третий 12 элементы И и третий 2элемент ИЛИ 13.Умножитель частоты работает следующим образом.При подаче пускового сигнала навторой вход элемента И 11 сигнал 2входной частоты Гд через элемент Иустанавливает в начальное состояние счетчик 2, делитель 1 и 5 частоты, реверсивный счетчик 3 и черезэлемент ИЛИ 13 триггер 7, Сигналопорной частоты Г поступает насчетный вход счетчика 2. При совпадении выходных кодов счетчика 2 и реверсивного счетчика 3 на выходе блока 4 сравнения появляется сигнал выходной частоты Я , который поступает на счетный вход делителя 5 частоты и через элемент ИЛИ 8 устанавливает в состояние "О" счетчик 2.При переполнении делителя 5 частотыимпульс переполнения с его выходапоступает через элемент ИЛИ 10 навход триггера 7 и устанавливает егои единичное состояние, выходной сигнал через элемент И 9 разрешает поступление на вход делителя частоты1 сигналов опорной частоты Г, . Сигналы переполнения с выхода делитепя 1 частоты поступают на счетныйвход реверсивного счетчика 3, Изменение кода на выходах реверсивногосчетчика 3 вызывает соответствующее изменение выходной частоты, Процесс изменения кода продолжаетсядо момента прихода на счетный входтриггера 7 через элемент ИЛИ 10 импульса входной частоты ГаПри поступлении импульса входнойчастоты и импульса переполнения делителя 5 частоты на вход триггера 7в другой последовательности процессизменения кода реверсивного счетчика 3 происходит аналогично, приэтом счетчик 3 переходит из режимасложения в режим вычитания, которыйзадает триггер б, Если эти импульсысовпадают хотя бы частично, то импульс совпадения, выделяющийся элементом И 12, через элемент ИЛИ 13поступает на вход установки триггера7 и устанавливает его в исходное состояние, т.е. код реверсивного счетчика 3 не изменяется и выходная частота остается неизменной. Формула изобретенияУмножитель частоты, содержащий последов атель но соединенные первый элемент ИЛИ и счетчик, поразрядные выходы которого соединены с соответствующими входами первой группы входов блока сравнения, последовательно соединенные первый элемент И, первый делитель частоты и реверсивный счетчик, поразрядные выходы которого соединены с соответствующимнвходами второй группы входов блока сравнения, второй элемент И, выходкоторого соединен с установочнымвходом второго делителя частоты, ус.тановочным входом первого делителячастоты, группой установочньпс входов реверсивного счетчика и первым входом первого элемента ИЛИ, первый триггер, выход которого соединен с . управляющим входом реверсивного счетчика, второй элемент ИЛИ, выход ко" торого соединеч со счетным входом второго триггера,выход которого соединен с первым входом первого элемента И, при этом выход второго делителя частоты соединен с вторым входом второго элемента .ИЛИ и вторым установочным входом первого триггера, первый вход второго элемента И соединен с первым входом второго элемента ИЛИ и первым установочным входом первого триггера, точка их соединения является сигнальным входом умножителя частоты, выход блока сравнения соединен с вторым входом первого элемента ИЛИ и счетным входом второго делителя частоты и является выходом умножителя частоты, счетный вход счетчика соединен с вторым входом первого элемента И, точка их соКорректор С. Черни Заказ 4864/54 Тираж 929 ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113 С 35, Москва, Ж, Раушская наб., д, 4/5Подписное Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 з 14 единения является входом опорной частоты умножителя частоты, а второй вход второго элемента И является входом пускового сигнала умножителя частоты, отличающийся тем, что, с целью повьппения точности умножения, в него. введены последовательно соединенные третий элемент И27552и третий элемент ИЛИ, выход которого соединен с установочным входом второго триггера, при этом второй вход 5третьего элемента ИЛИ соединен с вы;,одом второго элемента И, а первый и второй входы третьего элемента И соединены соответственно с первым и вторым входами второго элемента ИЛИ.