Устройство для моделирования вершины графа

СОЮЗ СОВЕТСКСООИАЛИСТИЧРЕСПУБЛИК 142 9) 20 51) ИСАНИЕ ИЗОБРЕТЕНИЯ тронно СССР1980.ССР1986.ВАНИЯ выч ь и ЙкаЬйг Ууе М ОСУДАРСТВЕННЫЙ КОМИТЕТ СССР О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ К АВТОРСКОМУ СВИДЕТЕЛЬСТ(71) Московский институт эл техники(54) УСТРОЙСТВО ДЛЯ МОДЕЛИРВЕРШИНЫ ГРАФА(57) Изобретение относитсялительной технике и может бы пользовано в специализированных стохастических моделирующих установкахдля анализа и синтеза параллельныхпрограмм и систем. Цель изобретения -расширение класса решаемых задач эасчет моделирования вершины графа сетей Петри с кратностью больше единицы - достигается тем, что в устройство, содержащее два элемента ИЛИ 2и 10, группу элементов И 13. и схему8 сравнения, дополнительно введеныдва шифратора 1 и 11, два блока 3 и7 памяти, коммутатор 4, сумматор 5,блок 6 преобразования в дополнительный код, регистр 9 и третий элементИЛИ 12 1 илИзобретение относится к вычислительной технике и может быть использонано н специализированных стохастических моделирующих установках для анализа и синтеза параллельных про 5 грамм и систем.Целью изобретения является расширение класса решаемых задач эа счет моделирования вершины графа сетей Петри с кратностью дуг больше единицы.На чертеже представлена схема устройства.Устройство содержит первый шифра 5тор 1, первый элемент ИЛИ 2, первый блок 3 памяти, коммутатор 4, сумматор 5 блок преобразования в дополнительный код (БПДК) б, второй блок 7 памяти, схему 8 сравнения, регистр 9, второй элемент 10 ИЛИ, второй шифратор 11, третий элемент ИЛИ 12 и группу элементов И 13.Устройство работает следующим образом. 25Сначала необходимо установить ре-гистр 9 в исходное состояние - установкой У "0" (см. чертеж) . На входы первого шифратора 1 и третьего элемента ИЛИ 2 поступают. входные сигна 30 лы событий (в сетях Петри зто соответствует входным дугам) с других устройств для моделирования вершины графа (позиций), а на перрую группу входов элементов И 13 группы поступают сигналы событий и условий, Первый шифратор формирует двоичный код адреса в первый блок 3 памяти. Кодыкратности входных и выходных дуг заносятся в первый 3 и второй 7 блоки памяти.40 В зависимости от кода адреса на выходе первого блока 3 памяти выставляется соответствующее значение кратности входной дуги. Сигнал с первого 45 элемента ИЛИ 2 разрешает прохождение сигналов с выходов первого блока памяти через коммутатор 4 на первую группу входов сумматора 5На вторую группу входов сумматора 5 поступают сигналы с выхода регистра 9, в котором содержится код "веса" вершины графа сети Петри, что задает "маркировку" сети Петри (количество фишек), С выхода сумматора 5 суммируемое но ное значение "веса" вершины поступает на информационные входы регистра 9 и в момент времени, который определяется задним Фронтом сигнала разрешения, с выхода элемента ИЛИ 10 осуществляется запись нового "веса" вершины графа в регистр 9.Сигналы разрешения переходов вершин графа сети Петри поступают через элемент ИЛИ 12 на четвертую группу входон коммутатора 4 и на входы второго шифратора 11, На выходе второго шифратора 11 Формируется двоичный код адреса, в соответствии с которым из второго блока 7 памяти выбирается величина кратности выходной дуги, которая поступает на вторую группу входов схемы 8 сравнения. Когда "вес" вершины с регистра 9 равен или больше кратности выходной дуги возникает сигнал, который поступает йа первые входы элементов И 13 группы, Выходной сигнал на одном из элементов И 13 разрешает запись в регистр 9 ново" го значения "веса" вершины, которое определяется следующим образом: на первую группу входов сумматора 5 (при наличии сигнала с выхода элемента ИЛИ 12) поступают сигналы с БПДК 6. На вторую группу входов сумматора 5 поступают сигналы с регистра 9. В результате на выходе сумматора возникает нон.й "вес" вершины, равный текущему состоянию кратности выходной дуги.Формула изобретенияУстройство для моделирования вершины графа, содержащее первый и второй элементы ИЛИ, группу элементов 1И, схему сравнения, входы первого элемента ИЛИ являются входами дуг устройства, первые и вторые входы элементов И группы являются входами событий и условий устройства, выходы элементов И группы соединены с входами второго элемента ИЛИ и являютсявыходами дуг устройства, о т л и ч аю щ е е с я тем, что, с целью расши" рения класса решаемых задач за счет моделирования вершины графа сетей Петри с кратностью дуг больше единицы, в него введены третий элемент ИЛИ, первый и второй шифраторы, первый и второй блоки памяти, коммутатор, сумматор, блок преобразования в дополнительный код, регистр, выходы -которого соединены с первыми информационными входами схемы сравнения и вторыми входами сумматора, первые входы которого соединены с выходами коммутатора, а выходы - с информационными входами4 1427380 Составитель О.ГречухинаТехред М.Ходанич Корректор Л.Пилипенко Редактор О.Спесивых Заказ 4854/46 Тираж 704 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, ЖРаушская наб., д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная, 4 регистра, вход записи которого соединен с выходом второго элемента ИЛИ, (К+1)-й вход которого (К - число элементов И в группе) соединен с выхо 5 дом первого элемента ИЛИ и первым управляющим входом коммутатора, первые информационные входы которого соединены с информационными выходами первого блока памяти, адресные входы 1 О которого соединены с выходами первого шифратора, информационные входы которого соединены с соответствующими входами первого элемента ИЛИ, вторые информационные входы коммутатора соединены с выходом блока преобразованин в дополнительный код, входы которого соединены с информационнымивыходами второго блока памяти и вторыми информационныки входами схемысравненыа, выход признака равенствасоединен с третьими входами элементов И группы, четвертые входы которыхявляются входами разрешения переходов устройства и соединены с соответствующими входами третьего элементаИЛИ и второго. шифратора, выходы которого соединены с адресными входамивторого блока памяти, выход третьегоэлемента И соединен с вторым управляющим входом коммутатора.