Устройство для выполнения тригонометрических преобразований

(56) Авторское свид1183989, кл, С 06 преоб дуля,жающвыйинф22 ельство СССР 7/22, 1984. КЛЮЧАЮЩЕЕервый 10 иоаналоговые второи ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ ИЭОБР ВТОРСКОМУ СВИДЕТЕЛЬСТВУ(54) УСТРОЙСТВО ЦЛЯ ВЫПОЛНЕНИЯ ТРИГОНОМЕТРИЧЕСКИХ ПРЕОБРАЗОВАНИЙ (57) Изобретение относится к вычисли тельной технике. Цель иэобретения - обеспечение непрерывного контроля устройства в рабочем режиме. Устройст" ство содержит счетчик 1 кода аргумента, дешифратор 2, блоки памяти 3, 4, блоки 7-9 элементов ИС ИЛИ, мультиплексоры 5,6 п11 умножающие цифр разователи (ЦАП), датчик 12 мотретий 13 и четвертый 14 умноие ЦАП, сумматор 15, двухпорогоэлемент 16, входные шины 17-19, ормационные выходы 20, 2 1, выход индикации неисправности устройства. Устройство преобразует номерные координаты вектора в прямоугольные, используя значения синуса и косинуса в пределах одного октанта, хранимые в блоках памяти, Восстановление тригонометрических функций на полном периоде аргумента производится с помощью дешифратора, мультиплексоров и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. В случае неисправности одного из блоков на вы- с ходе сумматора 15 возникает сигнал, отличный от нуля, который при превышении порога поступает на выход, 1 ил.Изобретение относится к вычислительной технике, может использоватья в устройствах, связанных с тригонометрическими и координатными преобра 5зованиями, и является усовершенствованием устройства по авт.св. Р 1183989.Цель изобретения - обеспечение неПрерывного контроля устройства в рабочем режиме, 10На чертеже представлено предлагаемое устройство.Устройство содержит счетчик 1 кодааргумента, дешифратор 2, блоки 3 и 4памяти, мультиплексоры 5 и 6, блоки 157-9 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, первыйи второй умножающие цифроаналоговыепреобразователи (ЦАП) 10 и 11, датчик12 модуля, третий и четвертый умножающие ЦАП 13 и 14, сумматор 15, двухпороговый элемент 16, входные шины17 - 19, информационные выходы 20 и21, выход 22 индикации неисправностиустройства.Устройство работает следующим 25образом.Содержимое (и -3) младших разрядов кода аргумента преобразуемойфункции со счетчика 1 аргумента поступает на первые входы блока 7 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, на вторыевходы которых поступает содержимое(п - 2) разряда счетчика 1,Так как каядый элемент блокаосуществляет сложение по модулю двазначения соответствующего младшегоразряда кода аргумента с значением1 п - 2) разряда кода аргумента, тона выходе блока 7 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ Формируется прямой код (и "3) 40разрядов аргумента в нечетных октантах и обратный код в четных октантахна интервале изменения аргумента от0 до 2. Код с выхода блока 7 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ поступает на входы блоков 3 и 4 памяти, в которыххранятся табличные значения синусаи косинуса для интервала измененияаргумента от 0 до 1/4.С выхода блока 3 памяти коды синуса поступают на первую группу информационных входов мультиплексора 5 ивторую группу информационных входовмультиплексора 6.С выхода блока 4 памяти коды косинуса поступают на первую группу ин 55формационных входов мультиплексора 6и вторую группу информационных входовмультиплексора 5,На управляющие входы мультиплексоров 5 и 6 поступает сигнал с первоговыхода дешифратора 2, определяющийпрограмму выбора входов мультиплексоров 5 и 6 в зависимости от номера октанта. В результате на выходах мульти"плексоров 5 и 6 формируются коды синуса и косинуса аргумента на интервалеизменения от 0 до. С учетом знакасинуса, определяемого старшим разрядом счетчика 1 аргумента, и знака ко"синуса, определяемого состоянием второго выхода дешифратора 2, преобразуемая функция определяется на интервалеизменения аргумента от 0 до 2 П,С выходов мельтиплексоров 5 и 6коды синуса и косинуса поступают соответственно на первые входы блоков 8и 9 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. На вторые входы блока 8 поступает сигнал состаршего разряда счетчика 1 аргумента(знак синуса), а на вторые входы блока 9 - сигнал с выхода дешифратора 2(знак косинуса). В результате на выходах блоков 8 и 9 формируется смещенный двоичный код синуса и косинуса,которьй подается на младшие разрядыЦАП 10, 11, 13, 14 и обеспечивает ихработу в режиме четырехквадратногоперемножения. На старший разряд ЦАП10 и 13 подается сигнал знак синуса,а на старший разряд ЦАП 11 и 14 - сигнал знака косинуса.ЦАП 10 и 11 осуществляют цифроаналоговые перемножения кодов синуса икосинуса аргумента на напряжениемодуля функции, поступающее на аналоговые входы ЦАП 10 и 11 с выходадатчика 12 модуля,В результате на выходах 11 АП 10 и11 формируются напряженияЪ И) = 11 И)зпЧ;П(г.) = и (с) Ч;где , И) - напряжение с выхода датчика 12 модуля функции;Ч - угол, задаваемый кодомс выхода счетчика 1 аргумента функции,которые поступают на выходные шины20 и 21 устройства, а также на аналоговые входы ЦАП 13 и 14 соответственно. ЦАП 13 осуществляет цифроаналоговое перемножение Б,на синусзадаваемого угла, а ЦАП 14 - Бна косинус, в результате чего напряжение на выходе сумматора 15 П=11 З+ 1 14 П 1 при исправной работеустройства равно нулю независимо от1418770 Это напряжение поступает на вход двухпорогового элемента 16, который срабатывает, если входная величина превышает заданный порог, выбираемый из допустимой погрешности преобразованияф о р м у л а изобретения Составитель Г.ОсиповТехред А.Кравчук Редактор Н.Гунько Корректор В.Романенко Заказ 4157/49 Тираж 704ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д, 4/5 Подписное Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная, 4 текущих значений модуля и аргумента преобразуемой функции.Любые неисправности узлов устройства, включая и вновь введенных, приводят к появлению на выходе сумматора 15 напряжения, отличного от нуля. Устройство для выполнения трйгонометрических преобразований по авт.св. У 1183989, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности за счет обеспечения непрерывного контроля устройства в рабочем режиме, оно содержит третий и четвертый умножающие цифроаналоговые преобразователи, сумматор и двухпороговый элемент, при этом кодовые входы младших разрядов и кодовые входы старшего разряда третьего и четвертого умножающих цифроаналоговых преобразователей соедине ны с одноименными входами соответственно первого и второго умножающих цифроаналоговьщ преобразователей,вь-, ходы которых соединены с аналоговыми входами соответственно третьего и четвертого умножающих цифроаналоговых преобразователей, выходы которых и вы- ход датчика модуля соединены с соответствующими входами сумматора, выход которого соединен с входом двухпорогового элемента, выход которого явля" ется выходом индикации неисправности устройства.