Устройство для моделирования деятельности человека оператора

И логических условий в алгоритме рабо"ты. Устройство содержит блок памятимикропрограммы, регистр микрокоманд,первый, второй и третий элементы задержки, первый, второй и третий элементы ИЛИ, сумматор, счетчик ошибок,первый элемент И, счетчик правильновыполненных операций, первый триггер,первую, вторую и третью схемы сравнения, счетчик выполненных реализаций, блок регистрации, первый генератор равномерно распределенных случайных чисел, генератор импульсовсо случайной длительностью, дифференцир й элемент и преобразователь ЛИРОВАН ЕРАТОРА я к вычи ующиме сти ания деяые ора системыобретениявозможносделированияи наличии нить ности ожных характеристики качества дея оператора АСУ приалгоритмов. 1 ил. ОСУДАРСТВЕННЫИ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Авторское свидетельство СССУ 1053109, кл. С 06 Р 15/20, 198Авторское свидетельство СССРВ 1164726, кл. С 06 Г 15/20, 198(54) УСТРОЙСТВО ДЛЯ МОДЕ ДЕЯТЕЛЬНОСТИ ЧЕЛОВЕКА-ОП (57) Изобретение относит лительной технике, в час устройствам для моделиро тельности человека-опера Человек-машина". Цель и расширение функциональных тей устройства за счет м деятельности оператора п интервал-код. Полученныелоке регистрации позволяютвестными методами основныеИзобретение относится к вычислительной технике, в частности к устройствам для моделирования деятельности человека-оператора системы"Человек-машина",Цель изобретения - расширениефункциональных возможностей за счетмоделирования деятельности операторапри наличии логических условий в 10алгоритме работы.На чертеже представлена структурная схема предложенного устройства.Устройство для моделирования деятельности человека-оператора содержит регистр 1 адреса микрокоманд,первый элемент НЕ 2, первый элементИЛИ 3, блок 4 памяти микропрограммы,второй элемент И 5, первый элемент6 задержки, пятый элемент ИЛИ 7, 20счетчик 8 контроля позиции логическойоперации, второй элемент НЕ 9, третийэлемент И 10, регистр 11 микрокоманд,второй элемент 12 ИЛИ, первый триггер 13, Формирователь 14 импульсов, 25второй элемент 15 задержки, второйгенератор 16 равномерно распределенных случайных чисел, четвертый элемент .17 задержки, третий элемент 18задержки, генератор 19 импульсов со 30случайной длительностью, первый генератор 20 равномерно распределенныхслучайных чисел, первый регистр 21,четвертую схему 22 сравнения, дифференцирующий элемент 23, преобразователь 24 временной интервал - код,первую схему 25 сравнения, счетчик26 ошибок, сумматор 27, счетчик 28правильно выполненных операций, блок29 регистрации, второй триггер 30, 10третий триггер 31, третью схему 32сравнения, первый элемент И 33, первый блок 34 элементов И, второй блок35 элементов И, третий элемент ИЛИИЛИ 36, счетчик 37 выполненных реализацией, второй регистр 38, пятуюсхему 39 сравнения, вторую схему 40сравнения, третий регистр 41, четвертый элемент И 42, четвертый 43 и 44шестой элементы ИЛИ и вход 45 запуска устройства, моделирования.Регистр 1 адреса микрокоманд предназначен для хранения управляющейсоставляющей алгоритма деятельностии осуществления выбора дальнейшейтребуемой реализации моделируемогоалгоритма в зависимости от исходасрабатывания логического условияданного алгоритма. Блок 4 памяти микропрограммы предназначен для хранения и выдачи в регистр 11 параметров операций моделируемого алгоритма управления. В немхранятся данные об операционной составляющей алгоритма деятельности,выполнение которого моделируется.Считывание этих данных осуществляетсяпутем подачи сигналов на его входы,при этом при появлении сигнала отэлемента И 10 производится выдача параметров первой и всех последующихопераций алгоритма, а при появлениисигнала от блока 25 в регистр выдаются данные только о первой операцииалгоритма, что соответствует началуновой реализации алгоритма при условии, что предыдущая реализация былазавершена безуспешно. Другими словами, оператор не выполнил в этот раззадачи управления, Блок 4 памятиразделен на две зоны, причем в первойего зоне хранятся значения математического ожидания и среднеквадратического отклонения времени выполнениякаждого типа элементарных операцийалгоритма. Данные значения размещеныв порядке следования операций при выполнении алгоритма управления. Вовторой зоне располагаются значениявероятностей безошибочного выполнениясоответствующего типа элементарныхопераций алгоритма Р,.Эти параметры характеризуют операционную составляющую, а порядок ихследования в соответствии с очередностью выполнения элементарных операций - управляющую составляющую моделируемого алгоритма деятельности.Злементы 6,15 и 18 задержки предназначены для организации надежнойзаписи и считывания данных из блока4 памяти микропрограммы в регистр 11микрокоманд,Счетчик 8 контроля позиции логической операции в схеме моделируемого алгоритма представляет собой вычитающий счетчик, В исходном состоя" нии в нем записано число, соответствующее номеру логической операции алгоритма (в рассматриваемом случае число 5). Он предназначен для запуска формирователя 14 импульсов.Регистр 11 микрокоманд осуществляет хранение и выдачу трех микро- операций, поступающих от блока 4 памяти.Счетчик 26 подсчитывает число ошибок, допущенных при выполнении алгоритма,. что соответствует числу безуспешных реализаций, т.е. попытоквыполнения алгоритма.Сумматор 27 осуществляет суммирование всех значений временных интервалов выполнения операций как за одну, так и за все операции алгоритма,и за все успешные его реализации.При этом в случае, если при выполнении алгоритма оператором допущенаошибка, т.е. алгоритм не выполнен,значения всех предьдущих до даннойоперации временных затрат стираютсяи с безошибочными реализациями несуммируются.Счетчик 28 числа правильно выполненных операций подсчитывает числоправильно выполненных операций длядальнейшего сравнения с числом операций, содержащихся в алгоритме управления, что позволяет определить момент завершения выполнения задачиуправления оператором и переход кновой реализации,Число операций моделируемого алгоритма в зависимости от результатасрабатывания логического условия устанавливается в регистрах 38,4 1 передначалом моделирования.Блок 29 регистрирует по окончаниимоделирования число безуспешных попыток выполнения алгоритма, т,е. содержимое счетчика 26, а также значение общего времени моделированиявсех успешных реализаций алгоритма1т.е. содержимое сумматора 27,Триггеры 30,31 предназначены длявьдачи разрешающих сигналов на перезапись информации из счетчика 28 всхемы 39,40 сравнения.Счетчик 37 подсчитывает числопроведенных реализаций, причем какуспешных, так и ошибочных для сравнения в схеме 32 сравнения с требуемым числом реализаций. Это число записывается в схему 32 сравнения такжеперед началом моделирования и определяется исходя из требуемой точностирезультатов моделирования.Элементы 1,4 и 11 в совокупностипредставляют собой блок микропрограммного управления, который являетсяаппаратной реализацией математической модели автоматного представленияалгоритма деятельности оператора.Рассмотрим процесс моделированиязаданного алгоритма, например следующей логической схемой алгоритма1377870 5А 1 А 2 АЗА 4 Р А 5 Аб 1 А 7 А 8 А 9 А 10 А 11.В случае, если при сравнении значений в схеме 22 сравнения х, Р, моделирование алгоритма должно перейти после четвертой операции к седь 5 мой операции, т.е. к выбору следующей реализации.А 1 А 2 АЗА 4 А 7 А 8 А 9 А 10 А 11, (1) в противном случае моделироваться бу дет другая реализация алгоритма, а именноА 1 А 2 АЗА 4 А 5 А 6 А 7 А 8 А 9 А 10 А 11 . (2)Устройство функционирует следующим образом.15После подачи на вход 45 устройства сигнала "Пуск" включаются генераторы 16, 19 и 20, первый и третий из которых подготавливаются к генерации случайных равномерно распределенных чисел, а второй - к формированию по" следовательности импульсов случайной длительности. Кроме того, импульс запуска через элемент ИЛИ 3 поступает на вход элемента И 5 и на вход элемен та б задержки, время задержки которого устанавливается в зависимости от выхода на заданный режим работы генераторов 16,19 и 20, в то же время она больше задержки переходных процессов в цепи: блоки 5-8-14-16-22-1-4, Сигнал с выхода элемента б.задержки поступает на вход элемента И 10, который срабатывает, так как на другом его входе имеется сигнал с выхода элемента НЕ 9, а вь 1 ходным сигналом, поступающим на первый вход считывания блока 4 памяти микропрограммы, элемент И 10 производит считывание данных из обеих зон в регистр 11 микрокоманд для моделирования выполнения первой операции. Кроме того, сигнал с выхода элемента И 10 поступает на вход элемента ИЛИ 44, с выхода которого он поступает на элемент45 15 задержки. Время его задержки выбирается исходя из продолжительности перезаписи информации из блока 4 микропрограммы в регистр 11 микрокоманд. Сигнал с выхода элемента 15 задержки поступает на вход третьего элемента 18 задержки, на вход генератора 20 равномерно распределенных случайных чисел и на вход разрешения считывания регистра 11 микрокоманд. По этому сигналу осуществляется перезапись значений параметров моделируемой операции в генератор 19 и схему 25 сравнения соответственно. Генера 6тор 19 начинает формирование импульсов случайной длительности, которые поступают на вход дифференцирующего элемента 23. Величина задержки времени элементом 18 задержки обеспечивает надежное считывание информации из регистра 11. При поступлении сигнала с выхода элемента 18 задержки на установочный вход регистра 11 микрокоманд производится обнуление регистра.Сигнал "Начало" с первого выхода дифференцирующего элемента 23 посту пает на первый вход преобразователя 24 временной интервал-код, а сигнал "Конец" - с второго выхода дифференцирующего элемента 23 на второй вход преобразователя 24, формируя код продолжительности временного интервала. Одновременно сигнал "Конец" дает команду на сравнение первой схеме25 сравнения. В ней сравниваетсяслучайное равномерно, распределенноечисло со значением вероятности без.ошибочного выполнения операции данного типа. В том случае, если х 4 Роперация считается выполненной безошибочно и импульс с второго выходасхемы 25 сравнения поступает на входэлемента И 33. При наличии сигналана втором входе элемента 33 И, т.е.если не все операции алгоритма выполнены, происходит подача этогосигнала на вход элемента ИЛИ 3 ивесь цикл работы, но уже для моделирования второй операции алгоритма,повторяется. Кроме того, импульс свторого выхода схемы 25 сравненияпоступает на первый информационныйвход сумматора 27 и на информационныи вход счетчика 28 числа правильновыполненных операций. Сумматор 27состоит из двух блоков, в первом подсчитывается время моделированиятекущей реализации, а во втором -время предыдущих, успешно выполненныхреализаций, Если реализация будет завершена успешно, то время ее моделирования будет суммироваться с содер-жимым второго блока сумматора 27 засчет появления сигнала на его второмустановочном входе, в противном случае, т.е. при неуспешной реализациисигнал на первом установочном входесумматора 27 обнулит содержимое первого блока. С выхода счетчика 28 число успешных операций поступает навходы блоков 34,35 элементов И, кото 1377870вычитает из своего содержимого единицу, Как только устройство начинаетмоделировать логическую операцию (вданном случае пятую операцию) алгоритма счетчик 8 вырабатывает сигнал,который поступает на формирователь14 импульсов, выходным импульсом который запускает генератор 16 равно 30 мерно распределенных случайных чисел. 35Одновременно выходной импульс с формирователя 14, длительность которого равняется требуемой длительности запирания элемента И 10, поступает навход элемента 17 задержки, на вход 40 регистра 21 и на вход элемента НЕ 9, который запрещает (до выбора требуемой реализации алгоритма) моделирование очередной операции, Сигнал, задержанный элементом 17 задержки навремя перезаписи информации из генератора 16 и регистра 21 в схему 22сравнения, дает команду на сравнение 45 информации в четвертой схеме 22 срав 50 нения. В ней сравнивается случайноеравномерно распределенное число созначением вероятности срабатываниялогического условия, записанного впервом регистре 2 1. В том случае,если х(Р, сигнал появляется навтором выходе схемы 22 сравнения,на входе элемента НЕ 2 и на единичном входе .триггера 31, выходным сигналом рые не срабатывают из-за отсутствия.разрешающего сигнала на управляющихвходах. С вторых выходов схем 39,40сравнения снимается постоянный единичный сигнал до тех пор, пока небудут выполнены все операции алгоритма управления (1) или (2). Когда всеоперации соответствующего алгоритмабудут выполнены успешно, единичныйимпульс с первого выхода схемы 39или 40 сравнения поступит через элементы ИЛИ 43, 36 на счетчик 37 дляподсчета общего числа реализаций.Одновременно сигнал с выхода элемента ИЛИ 36 поступит на установочныйвход счетчика 28 и обнулит его содер"жимое, подготовив его тем самым кподсчету числа успешных операцийв очередной реализации. С второговыхода схемы 32 сравнения через элемент ИЛИ 12 на второй вход регистра11 будет поступать сигнал до тех пор,пока не будет произведено заданноечисло реализаций. При каждой успешно ,-,выполненной операции срабатываетэлемент И 5 и счетчик 8 каждый раз который разрешает перезапись информации со счетчика 28 и регистра 41 в схему 40 сравнения. Если операции алгоритма выполнены не все, то сигнал с второго выхода продолжает поступать как со схемы 39 сравнения, так и со схемы 40 сравнения на элемент И 42, выходной сигнал которого поступит на вход элемента И 33. Элемент И 33 срабатывает так как предыдущая операция выполнена верно и на его входе имеется сигнал с второго выхода схемы 25 сравнения. Выходной сигнал элемента И 33 поступает на вход элемента ИЛИ 3. Далее произойдет моделирование реализации (2) алгоритма по описанному принципу.В том случае, если при сравнении значений в схеме 22 х) Р, сигнал появится на первом ее выходе, на входе регистра 1 адреса микрокоманд и на единичном входе триггера 30, сигнал с выхода которого разрешает перезапись информации со счетчика 28 и регистра 38 в схему 39 сравнения. Если выполнены не все операции алгоритма, то сигналы с выходов схем 39 .и 40 продолжают поступать на входы элемента И 42. Выходными сигналами регистр 1 адреса микрокоманд обеспечивает обращение к зонам памяти блока 4 микропрограммы, где хранятся значения предшествующей операции очередного моделирования, т.е. А 6, а при поступлении задержанного сигнала на первый вход блока 4 произойдет считывание данных из обеих зон уже для операции А 7. Дальнейшая работа устройства в этом случае уже описана.Если при сравнении значений в первой схеме 25 сравнения окажется х Р; , то операция считается невыполненной. В этом случае с первого выхода первой схемы 25 сравнения поступит на счетчик 26 подсчета числа безуспешных реализаций, на вход элемента ИЛИ 36 для подсчета общего числа реализаций в счетчике 37 и обнуления счетчика 28 для подготовки его к новой реализации. Одновременно сигнал с первого выхода схемы 25 сравнения поступает через элемент ИЛИ 7 на установочный вход счетчика 8 контроля позиции логической операции в схеме моделируемого алгоритмавходе сумматора 27 обнулит содержи-мое первого блока времени сумматора, затраченного на текущую реализацию, Сигнал с первого выхода первой схемы 25 сравнения поступает также на вто 5 рой вход блока 4 микропрограммы обеспечивая выдачу регистру 1,1 микрокоманд данных первой операции для моделирования очередной реализации, а сигнал, поступивший с первого вы-, хода схемы 25 сравнения на вход элемента ИЛИ 44, подается на вход элемента.15 задержки, обеспечивая запись данных в регистр 11 микрокоманд, их считывание и запуск генератора 20 равномерно распределенных чисел.Когда число реализаций алгоритма достигает заданного числа, сигнал с выхода схемы 32 сравнения поступит на установочный вход счетчика 26 для считывания информации в блок 29 регистрации, на вход считывания сумматора 27, по сигналу которого .суммарное время моделирования всех успешных реализаций будет переписано также в блок 29 регистрации. Одновременно сигнал с первого выхода схемы 32 сравнения поступает на вход первого триггера 13, заканчивая тем самым процесс функционирования устройства.Полученные данные в блоке 29 регистрации позволяют оценить известными методами основные характеристики качества деятельности оператора АСУ при выполнении сложных алгоритмов. Формула изобретенияУстройство для моделирования деятельности человека-оператора, содержащее блок памяти микропрограммы,,0 выходы которого подключены соответст-" венно к разрядным входам регистра микрокоманд, последовательно соединенные первый элемент ИЛИ и первый элемент задержки, последовательно соединенные второй элемент задержки и третий элемент задержки, сумматор, счетчик ошибок, первый элемент И, счетчик правильно выполненных операций, первый триггер, нулевой вход которого является входом запуска 50 устройства и соединен с первым входом первого элемента ИЛИ, первую, вторую и третью схемы сравнения, счетчик выполненных реализаций, блок ре-, гистрации, первый генератор равномерно распределенных случайных чисел, второй и третий элементы ИЛИ, генератор импульсов со случайной длительностью, дифференцирующий элемент и преобразователь временной интервалкод, первая и вторая группы информационных входов первой схемы сравненияподключены соответственно к выходам первого генератора равномерно распределенных случайных чисел и к информационным выходам первой группы регистра микрокоманд, установочныйвход которого соединен с выходом третьего элемента задержки, выход второго элемента задержки подключен квходу запуска первого генератора рав-,номерно распределенных случайных чисел и первому входу разрешения считывания регистра микрокоманд, второй информационный выход которого соединен с входом запуска генератора импульсов со случайной длительностью,выход которого подключен к входу дифференцирующего элемента, первый выходкоторого соединен с входом запуска преобразователя временной интервалкод, а второй выход дифференцирующе- го элемента подключен к входу разрешения сравнения первой схемы сравнения и входу останова преобразователявременной интервал-код, выход которого подключен к первому информационному входу сумматора, выход которогосоединен с первым информационным входом блока регистрации, второй информационный вход которого подключен квыходу счетчика ошибок, выход третьего элемента ИЛИ соединен с установочным входом счетчика правильно выполненных операций и с информационным входом счетчика выполненных реализаций, выход которого подключен к входу третьей схемы сравнения, второй вход разрешения считывания блока памяти соединен с выходом Больше" первой схемы сравнения, информационнымвходом счетчика ошибок, с первымвходом третьего элемента ИЛИ и с первым установочным входом сумматора, второй информационный вход которого и информационный вход счетчика правильно выполненных операций подключены к выходу "Не меньше" первой схемы сравнения и к первому входу первого элемента И, выход которого соединен с вторым входом первого элемента ИЛИ, единичный вход первого триггера соединен с установочным входом счетчика ошибок, с входомсчитывания сумматора и с выходом нРавнон третьей схемы сравнения, вы 1377870 12ход Меньше которой подключен к -,первому входу второго элемента ИЛИ,второй вход которого соединен с выходом первого триггера, а выход второго элемента ИЛИ подключен к второму 30 входу разрешения считывания регистра микрокоманд, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей устройства за счет моделирования деятельности оператора при наличии логических условий в алгоритме работы, оно дополнительно содержит регистр адреса микрокоманд, первый и второй элементы НЕ, второй, третий и четвертый элементы И, счетчик контроля позиции логической операции, четвертый элемент задержки, второй генератор равномерно распределенных случайных чисел, первый, второй и третий ре-: гистры, четвертую и пятую схемы сравнения, второй и третий триггеры, первый и второй блоки элементов И, четвертый, пятый и шестой элементы ИЛИ и формирователь импульсов, при. чем выход четвертого элемента ИЛИ соединен с вторыми входами третьего и пятого элементов ИЛИ и вторым установочным входом сумматора, первый вход четвертого элемента ИЛИ соединен с нулевым входом третьего триггера и выходом "Больше" второй схемы сравнения, первая группа информационных входов которой подключена к выходам второго блока элементов И, управляющий вход которого соединен с единичным выходом третьего триггера и входом считывания третьего регистра, разрядные выходы которого подключены к информационным входам второй группы второй схемы сравнения, выходом "Меньше" которой соединен с первым входом четвертого элемента И, выход которого подключен к второму входу первого элемента И, а второй вход четвертого элемента И соединен с выходом Меньше пятой схемы сравнения, вьиод "Равно" которой подключен к второму входу четвертого элемента ИЛИ и к нулевому входу второго триггера, единичный выход которого соединен с управляющим входом первого блока элементов И и с входом считывания второго регистра, разрядные выходы которого подключены к информационным входам второй группы пятойсхемы сравнения, первая группа информационных входов которой соединена с выходами первого блока элементов И,информационные входы которого соответственно подключены к разряднымвыходам счетчика правильно выполнен ных операций и к информационным вхо"дам второго блока элементов И, разрядные выходы регистра адреса микрокоманд соединены соответственно садресными входами блока памяти микропрограммы, а вход считывания регистраадреса микрокоманд подключен к единичному входу второго триггера и квыходу "Больше" четвертой схемы сравнения, первая группа информационныхвходов которой соединена соответственно с разрядными выходами первогорегистра, вторая группа информационных входов подключена соответственнок выходам второго генератора равномерно распределенных случайных чисела вход разрешения сравнения четвертой схемы сравнения соединен с выходом четвертого элемента задержки,вход которого подключен к выходу формирователя импульсов и входу второгоэлемента НЕ, выход которого соединенс первым входом третьего элемента И,второй вход которого подключен к выходу первого элемента задержки, авыход третьего элемента И соединенс первым входом считывания блока памяти микропрограммы и первым входомшестого элемента ИЛИ, второй входкоторого соединен с выходом Большепервой схемы сравнения, а выход шестого элемента ИЛИ подключен к входувторого элемента задержки, вход считывания первого регистра и вход запуска второго генератора равномернораспределенных случайных чисел под"ключены к выходу формирователя импульсов, вход которого подключен квыходу обнуления счетчика контроляпозиции логической операции, установочный вход которого соединен свыходом пятого элемента ИЛИ, первыйвход которого подключен к выходу"Больше" первой схемы сравнения,а вычитающий вход счетчика контроляпозиции логической операции соединенс выходом второго элемента И, гервыйи второй входы которого подключенысоответственно к выходу первого элемента ИЛИ и к выходу первого элемента НЕ, вход которого соединен с единичным входом третьего триггера и свыходом "Не больше" четвертой схемысравнения.1377870 ректор М. Ма шинец аказ 875/46 Тираж 704 Прственного комитета СССРзобретений и открытий35, Раушская наб д. 4/5 одписно изводственно-полиграфи Проектная, 4 Ужгород е предприяти актор М. Келемеш ВНИИПИ Гос по дела 113035, Москва, оставитель В. Фукал ехред М. Ходанич