Устройство для обработки аналогового сигнала

Номер патента: 1480096

Опубликовано: 15.05.1989

Авторы: Бочков, Буткевич, Вираховский, Коршунов, Симкин

МПК: H03G 3/20

Метки: диапазона, динамического, сигнала, стабилизации

...д = -М, И. В блок 48 постоянной памяти цифрового компаратора 12 внесены пороговые значения выходного управляющего сигнала 11, = Х Ч", (5)где= О, И. Входной сигнал на 1-м такте через элемент 2, первый сумматор 3 и АЦП 4 поступает на вход БВММС 5, В этом блоке в результате операции сравнения, производимой на четвертом сумматоре 42, значения 7 и Хфиксируются на регистрах 39 и 38 соответственно. В устройстве возможны два режимаработы: режим калибровки и рабочийрежим,В режиме калибровки на вход выбора режима устройства поступаетсигнал единичного уровня, С появлением сигнала на входе пуска устройства счетчики 24 и 25 блока 22 форми.рования устанавливаются в нулевоесостояние, а регистр БВММС 5 - в единичное, На вход элемента с регулируемым...

Номер патента: 1319288

Опубликовано: 23.06.1987

Авторы: Матюшкин, Мозгирев

МПК: H04B 1/64

Метки: диапазона, динамического, звукового, сигнала, цифровое

...устройстве за счет разделения входного сигнала на сигнал не- сушей частоты Ч(пТ), при этом сигнал несущей частоты проходит через блоки 5 и 8, минуя нелинейные элементы: логарифматор и экспоненциатор, вызывающие расширение спектра сигнала, и на сигнал огибающей чстоты Е (пТ), спектр которого занимает узкую область низкочастотного диапазона от единиц герц до 20 - 30 Гц со спектральной плотностью мошности, значительно превышающей спектральную плотность мошности несущей, обработка сигнала ведется без повышения частоты дискретизации, а значит может быть использован логарифматор 1, ФНЧ 2 и экспоненциатор 4 с меньшим быстродействием (примерно на два порядка),Таким образом, высокочастотная компонента (несушая) Ч(пТ) выделяется с помощью...

Номер патента: 1480133

Опубликовано: 15.05.1989

Авторы: Виноградов, Игнатьев, Матюшкин, Мозгирев, Поляк

МПК: H04B 1/64

Метки: диапазона, динамического, звукового, сигнала, цифровое

...вход делителя 10. Логарифматор 1 преобразует исходную мультипликативную комбинацию в сум му их логарифмов: 1 п Б(пТ)=1 пЕ(пТ)+ +1 п Ч(пт).Выходной сигнал логарифматора поступает на вход фильтра-дециматора 2, который выделяет низкочастотную компоненту Е(пТ)=1 п Е(пТ), Поскольку спектр Е(пТ) занимает узкую область ниэкочастотього диапазона, верхнее значение которой значительно меньше частоты Г, частота дискретизации 55 лЕ(пТ) может быть понижена до значения Р, которое выбирается в соответствии с теоремой Котельникова, При этом фильтр нижних частот, выполненный на основе Фильтра-дециматора 2, должен вычислять только каждый Д-йлотсчет сигнала Е(пТ) =1 пЕ(пТ). Второй экспоненциятор б, подключенный к выходу Фильтра-дециматора 2,...

Номер патента: 1534509

Опубликовано: 07.01.1990

Авторы: Блажеевич, Летнев, Терпугов

МПК: G11C 11/401, G11C 7/00

Метки: динамической, памяти, регенерации

...на вход 17 предоставления1 ЩП, устанавливающий триггер 4,который в свою очередь сбрасываеттриггер 3, вырабатывает сигнал навыходе 18 подтверждения захвата ка- .нала (ПЗ), а также открывает шинныеформирователи 5 и 6.,10 Сигнал с инверсного выхода триггера 4 запрещает прохождение импульсов генератора 2 тактовых импульсовчерез элемент И 12 на входы счетчиков 8. Сигнал с прямого выхода триг 45 гера 4 поступает в блок 7 местногоуправления и разрешает установкутриггера 40, который взведется после завершения текущего цикла обращения к оперативной памяти 15 и сня 50тия сигналов синхронизации активногоустройства (СИА), синхронизации пассивного устройства (СИП)поступающих на входы 22 блока 7 местногоуправления, положительным...

Номер патента: 780035

Опубликовано: 15.11.1980

Авторы: Ваврук, Елагин, Жижин, Тимофеенко, Филимонов

МПК: G11C 11/403

Метки: блока, динамического, информации, матричной, памяти, регенерации

...которого соединен с 40 входом счетчика 5 адреса регенерации.Устройство работает следуюцим образом.На вход блока 7 синхронизирующих импульсов постуйают сигналы СБРОС, 4 ПУСК и ЗАПРОС РЕГЕНЕРАЦИИ, По сигналу СБРОС блок 7 синхронизирующих импульсов устанавливается н исходное состояние, а элементы 3 памяти - в состояние "0 ". Если нет запросов на регенерацию, то производится работа на запись (считывание), и на управляющий вход адресного блока 1 с выхода блока 7 синхронизирующих -импульсов не поступает сигнал РЕГЕНЕРАЦИЯ. При этом адресный блок 1 коммутирует содержимое входных адресных шин 8 на выходные адресйые шины 9. С приходом сигнала ПУСК блок 7 синхронизирующих импульсов формирует строб, по которому дешифратор 2" ф) строк...