Распределитель сигналов

. " " н ОПИСАНИЕ ИЗОБРЕТЕН ИЯ47566 Союз Советских Социалистических Рес 1 блик(61) Зависимое (22) Заявлено 0 т авт. свидетельства03.73 (21) 1890968/18-24 1) Ч, 1 хл. 6 061 с присоединением заявк йсударс 1 згннык комитет Совета Министров СССР(54) РАСПРЕДЕЛИТЕ Изобретение относится к вычислцтельноц технике и автоматике и может использоваться при построении блоков управления дискретных устройств.Известен распределитель сигналов, содержащий основной и вспомогательный регистры, в котором выходы 1 триггеров основного регистра соединены с выходами распределителя, управляющие входы триггеров этого регистра присоединены к входу Запись в основной регистр, информационные входы триггеров вспохобяательноо репстра прцсосд:- иены к соответствующим шинам входа Код распределителя.Известный распределитель сигналов нс обеспечивает возможность смещения 1 прц подаче сигнала сдвига на любое заданное количество позиций в соответствии с информацией (программой), поступающей цзвцс, и сложенри цасройкс.1(ельо изобретения является упрощение пас тройки распределителя сигналов.Это достигается тем, что в распределитель введены схема фиксаци гослсдцей единицы, входы которой соединены с выходами 1 триггеров вспомогательного регистра, схема зддер:и, 1 одклоченная к выходу схемы фиксации последней единицы, схема НЕ, первая схема И, первый вход которой соединен с выходом схемы задержки ц входом схемы НЕ, второй вход - с входом Запись в вспомогательный регистр распределителя, а выход црцсосдшсн к управляющим входам триггеров вспомогательного регистра, вторая схема И, первый вход которой связан с выходом схемы 11 Е, второй вход - с вторым входом первой схемы 11, группа разрядных схем И, выход каждой из которых соединен с входом установки в О соответствующего риггсра вспомогательного регистра, первый вход соедццсц с выходом второй схемы И, а второй вход - с выходом 1 соответствующего триггера основного регистра, соединенцыс последовательно в кольцо разрядные логчсскис узлы. (а(дьЙ пз которьх содерн(т схему 11;111 и две схемы 11, прчем первыц вход каждой схемы ИЛИ соединен с соответствующей шиной входа Начальная установка распределителя, второй вход - с 20 выходом первой схемы И логического узларсдшсствующсго разряда, а выход - с первыми входами первой и второй схем И данного логического узла, второй вход первой схсмы И каждого логического узла соеди сц с выходом О триггера соответствующего разряда вспомога тельного регстра, второй вход второй схемы И каждого логического узла соединен с выходом 1 триггера соотьстствующсго разряда вспомогательного рс гцстра, выход второй схемы И каждого ло3гического узла соединен с информационным входом соответствующего триггера основного регистра.11 а чертеже приведена схема предлагаемого распределителя сигналов, где 1 - триггер основного регистра, 2 - триггер вспомогательного регистра, 3 - схема И из группы услановки в О триггеров вспомогательного регистра, 4 - схеча фиксации последней единицы, 5 - схема задержки, б - схема НЕ, 7 и 8 - схемы И, 9 - схема ИЛИ, 10 и 11 - схемы Р, 12 - основной регистр, 13 - вспомогательныи регистр, 14 - логический узел, 15 - вход распределителя Запись в ьспочогательньш регистр, 1 б - вход распредслителя Код,7 - вход распределителя Начальная установка, 18 - выходные шины распределителя, 19 - вход распределителя Запись ы основной регистр.Распределитель содержит основной регистр 12, построенный на и триггерах 1, прямые выходы которых связаны с выходами Л Лг Лраспределителя, ыспочогательный регистр 13, ооразовапньш триггерами 2, к входам установки ы О которых подсоединены схемы 3 И, поразрядные логические узлы 14, логическую схему 4 фиксации последней единицы, схечу задержки 5, схему б 1-1 Е и схемы 7, 8 И. В каждьш логический узел 14 входит схема 9 Р 1,Р и схемы 10, 11 И. Занесение информации в триггеры 1 и 2 осуществляется парафазно, причем информационные входы триггеров 2 связаны с внешними полюсами 1 Хг Лраспределителя, а управляющие входы триггеровподключены к ьходу 19, через ко 1 орьш поступаюг импульсные сигналы занесения информации в основной регистр, Выход схемы 10 И каждого логического узла подсоединен к информационному входу соответствующего триггера 1, а выход схемы 11 И - к одному из входов схемы 9 Р 11 И следующего логического узла с учеточ циклической связи крайних правого и левоо разрядов распределителя). Вторые входы схеч 9 ИЛИ логических узлов подкл 1 очеп к входу 17 распределителя Уг У, Один из входов схем 10, 1 1 И подключен к выходу схемы 9 ИЛИ. Другой вход схемы 10 связан с прямым выходом соответствующего триггеры 2, а другой вход схемы 11 И - с инверсным выходом этого же триггера, Прямые выходы триггеров 2 подсоединены также к входам схемы 4 фиксации последней единицы, к выходу которой подключена схема задержки 5.На один из входов схемы 7 И поступает сигнал с выхода схемы задержки 5; на один из входов схемы 8 И этот же сигнал поступает через схему б НЕ. Вторые входы схем 7 и 8 подключены к входу 15 распределителя, через который поступают импульсные сигналы К обеспечивающие изменение состояний вспомогательного регистра. Занесение информации извне в этот регистр осуществляется за счет подачи импульсного сигнала с выхода 5 1 О 15 20 25 30 65 40 45 50 55 60 65 схемы 7 И на управляющие входы триггеров 2. Выход схемы 8 И подключен к одному из входов схем 3 И. Другой вход каждой схемы 3 И связан с прямым выходом соответствующего триггера 1.Распределитель сигналов обеспечивает формированис на выходах 18 Ль Лг Упоследовательностей чисел в коде 1 из Л, причем в формируемых шгследовательностях 1 сменется и опрсделепшос количество позиций вправо при подаче управляющего сигнала У с учетом циклической связи крайних правого и левого разрядов распределителя) по входу . Зкоп смешения 1 задается с помо:цыо слов ылфаыпте (О, 1) поданного на вход 1 б Хь Хг Х. При работе распределителя сигналы 1 возбуждаются только на тех его выходах, которые соответствуют входам из множества (Хь Хг Х), фиксирующим 1. 1-1 а вход 17 Уь Уг У поступает число в коде 1 из У, задающее начальное состояние распределителя.Схема фиксации последней единицы, входящая в состав распределителя, реализует логическую опсрацио Исключающее ИЛИ ( и только 1). Например, для пятиразрядного двоичного кода (Х 4, Хз, Х Х Хо) эта схема реализуется в соответствии с логическим выражениемХ 4 Л 3 2 Х ХО / Х 43 2ОКон(ретная реализация выражений, аналогичных приведенному, определяется параметрами используемой базовой системы логических элементов.Распрсделитель сигналов работает следующим образом,Перед началом работы все триггеры 2, кроме одного (любого), и все триггеры 1 устанавливаются в нулевое состояние (на функциональной схеме цепи начальной установки опущены). В результате этого на выходе схемы 4 фиксации последней единицы и, следоьательно, на соответствующем входе схемы 7 И формируется сигнал 1. При подаче импульса (/ на вход 15 возбуждается выход схемы 7, и производится занесение информации, зафиксированной на шинах Х Х Х входа 1 б, в триггеры вспомогательного регистра. На шины Уь Уг У входа 17 подано число ы кодсиз Л. Предположим, что сигнал 1 возбужден на шине У,. Тогда на выходе схечы 9 ИЛИ й-го логического узла будет выработан сигнал 1, который распространяется до 1-го логического узла, соответ. спуюшсго шине Х на которой возбуждена первая 1 справа от шины Х (с учетом циклической связи крайних разрядов). В частном случае=- /г. На выходс схемы 10 И Г-го логического узла формируется сигнал 1, поскольку соответствующий триггер 2 находитсяв единичном состоянии, а на выходе схемы 11 И этого же узла - сигнал О. При подаче импульсного сигнала У на вход 19 триггер 1, соответствующий 1-му логическому узлу, переходит в единичное состояние, Если во вспомогательном регистре более одного триггера находится в единичном состоянии, то на выходе схемы 6 1 Е и, следовательно, на соответствующем входе схемы 8 И формируется сигнал 1. Это приводит к тому, что при подаче сигнала на вход 15 триггер 2, соответствующий 1-му логическому узлу, переходит в нулевое состояние. Теперь сигнал 1 возбужден на выходе схемы 10 И того логического узла, который соответствует новому триггеру 2, хранящему первую 1 справа от шины Х. При поступлении импульса У на вход 19 соответствующий триггер основного регистра переходит в единичное состояние, а триггер этого регистра, ранее установленный в единичное состояние, сбрасывается в О. При возбуждении импульса У на входе 15 еще один триггер вспомогательного регистра переходит в нулевое состояние, Процесс установки в единичное состояние и последующего сброса в О триггеров 1 основного регистра, а также последовательный сброс в О триггеров 2 вспомогательного регистра продолжается до тех пор, пока схема 4 не зафиксирует единичное состояние только одного триггера вспомогательного регистра, В этом случае осуществляется занесение во вспомогательный регистр информации с входа 16 по шинам Х Х, Х, и цикл формирования последовательности чисел на выходах распределителя повторяется. П р од м ет изобретенияРаспределитель сигналов, содержащий основной и вспомогательный регистры, в котором выходы 1 триггеров основного регистра соединены с выходами распределителя, управляющие входы триггеров этого регистра присоединены к входу Запись в основной регистр, информационные входы триггеров 5 1 О 15 20 25 30 35 40 вспомогательного регистра присоединены к соответствующим шинам входа од распределителя, отличающийся тем, что, с целью упрощения настройки, в него введены схема фиксации последней единицы, входы которой соединены с выходами 1 триггеров вспомогательного регистра, схема задержки, подключенная к выходу схемы фиксации последней единицы, схема НЕ, первая схема И, первый вход которой соединен с выходом схемы задержки и входом схемы НЕ, второй вход - с входом Запись в вспомогательный регистр распределителя, а выход присоединен к управляющим входам триггеров вспомогательного регистра, вторая схема И, первый вход которой связан с выходом схемы НЕ, второй вход - с вторым входом первой схемы И, группа разрядных схем И, выход каждой из которых соединен с входом установки в О соответствующего триггера вспомогательного регистра, первый вход соединен с выходом второй схемы И, а второй вход - с выходом 1 соответствующего триггера основного регистра, соединенныс последовательно в кольцо разрядные логические узлы, каждый из которых содержит схему ИЛИ и две схемы И, причем первыи вход каждой схемы ИЛИ соединен с соответствующей шиной входа Начальная установка распределителя, второй вход - с выходом первой схемы И логического узла предшествующего разряда, а выход - с первыми входами первой и второй схем И данного логического узла, второй вход первой схемы И каждого логического узла соединен с выходом О триггера соответствующего разряда вспомогательного регистра, второй вход второй схемы 11 каждого логического узла соединен с выходом 1 триггера соответствующего разряда вспомогательного регистра, выход второй схемы И каждого лолического узла соединен с информационным входом соответствующего триггера основного регистра.475616 бровольская Е. Кара Реликт оррск гор Тираж 679Совета Мииистоткрытийиаб., д 4 1 ипог 1)ифя, пр Сииуиова,аказ 2261/1ЦНИИП Составитель В. ТюринТекрс,т Т. Миронов Изд Лв 1553Государственного комитета по делам изобрлсиий и Москва, Ж.Зо, Раюская Подписноев СССР