Программное устройство управления

(21) 4035081/24-2 (22) 11.03,86 (46) 30,05.8. Бю (71) Днепропетров кий институт им. 2 ий ме ллургичеева(54) ПРОГРЛЕНИЯ УСТРОЙСТВО УПРАВ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ К А ВТОРСКОМУ СВИДЕТЕЛЬСТВ 2) Э.П.Бобриков, В.А.Су И.Лошкарев и С.Н.Кукушк 3) 681.3 (088.8) Авторское свидетельство СССРФ 1242945, кл. С 06 Г 9/22, 1984(57) Изобретение относится к устройствам программного управления механизмами, преимущественно роботизированными технологическими комплексамии может быть использовано в любых отраслях промышленности, где требуетсяуправление комплексом механизмов пологической программе. Целью изобретения является расширение области применения за счет выборочной блокировксигналов, поступающих из второго блока памяти на выход устройства. Уст.ройство содержит регистр 1 адреса,блоки 2 и 3 памяти, блок 4 сравненияодновибратор 5, шиФратор 6, группуэлементов И 7, - 7 щ, группу элементов ИСКЛЮЧАЮПЕЕ ИЛИ 8 - 8, элемент9 ИЛИ-НЕ. 1 ил.. Изобретение относится к устройствам программного управления механизмами, преимущественно роботизированными технологическими комплексами,и может быть использовано в любых отраслях промышленности, где требуетсяуправление комплексом механизмов пологической программе.Цель изобретения - расширение области применения за счет выборочнойблокировки сигналов, поступающих извторого блока памяти на выход устройства.На чертеже изображена функциональная схема предлагаемого устройства.Устройство содержит регистр 1 адреса, первый 2 и второй 3 блоки памяти, блок 4 сравнения, одновибратор 5,шифратор 6, элементы И 7., - 7 . Блок4 сравнения содержит элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 8 - 8 и элементИЛИ-НЕ 9.Устройство работает следующим образом.Перед началом работы в блоки 2 и3 памяти по коду адреса, идентичномукоду текущего состояния датчиков, записывают для первого - код состояниядатчиков на следующем шаге выполненияпрограммы и для второго - код, по которому должны сработать исполнительные механизмы для получения на входеустройства кода, идентичного записанному в блоке 2 памяти по этому же адресу,Работа устройства на любом шаге выполнения программы начинается с записи кода текущего состояния датчиков . в регистр 1 адреса. Одновременно с этим код текущего состояния датчиков поступает на первые входы блока 4 сравнения. С выходов регистра 1 код текущего состояния датчиков поступает на адресные входы блоков 2 и 3 памяти, При этом считанный с выходов блока 2 памяти код последующего состояния датчиков поступает на вторые входы блока 4 сравнения. Так как в этом случае будет несовпадение кодов (хотя бы на одном из входов элемента ИЛИ-НЕ ,9 блока 4 сравнения будет присутствовать единичный сигнал), то на выходе блока 4 сравнения и одновибратора 5 импульсов будет нулевой сигнал, разрешающий выборку информации из блоков 2 и 3 памяти и блокирующий установочные входы регистра 1. Блок 3 будет выдавать через элементы И 7, - 7 управляющие команды на соответствующие исполнительные механизмы, в результате чего датчики начнут устанавливаться в состояния, соответствующие коду на выходах блока 2 памяти.При совпадении состояния датчиков с сигналами. соответствующих выходов блока 2 памяти на выходах соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 81 8 блока 4 сравнения установятся нулевые сигналы. В случае приведения в требуемое состояние всех датчиков, контролирующих состояние -го исполнительного механизма, на всех соответствующих входах шифратора 6 будут присутствовать нулевые сигналы с соответствующих выходов поразрядного сравнения блока 4 сравнения, в результате чего будет запрещено прохождение управляющей команды с 1-го выхода блока 3 памяти через элемент И 71 на соответствующий исполнительный механизм (например, привод перемещения по вертикальной координате, По остальным координатам отработка программы будет продолжаться.При полном совпадении кодов на входах устройства и выходах блока 2 на входах всех остальных элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 8 блока 4 сравнения установятся нулевые сигналы, которые запретят прохождение управляющих команд на остальные исполнительные механизмы. Одновременно единичным сигналом с выхода блока 4 сравнения (на всех входах элемента ИЛИ-НЕ 9 присутствуют нулевые сигналы) запустится одновибратор 5, вырабатывающий единичный импульс заданной длительности, в течение которого будет блокироваться работа блоков 2 и 3, а в регистрбудет записано новое (текущее) состояние датчиков, после чего работа устройства происходит аналогично вышеописанному. Таким образом, в предлагаемом устройстве на каждом шаге выполнения управляющей программы могут одновременно и независимо д,".уг от друга отрабатывать задание все исполнительные механизмы оборудовани причем по мере выполнения заданий, данного шага они последовательно отк 1 ючаются,Формула изобретения Программное устройствс управления,содержащее два. блока памя 1 и, регистрадреса, одновибратор, прим )-й входСоставитель А.МихайловТехред М.Ходанич Корректор О.Тигор Редактор А.Ревин Заказ 2212/48 Тираж 864 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 3 13.1 43 устройства (3=1, и, где п - количество разрядов в коде адреса команды) соединен с 3 -ым информационным входом регистра адреса, 3-й выход которого соединен с -ым разрядом адресного входа первого блока памяти и с 1-ым разрядом адресного входа второго блока памяти, выход одновибратора соединен с входом разрешения записи регистра адреса, входом разрешения считы вания первого блока и входом разрешения считывания второго блока памяти, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения за счет выборочной блокировки сигна лов, поступающих из второго блока памяти на выход устройства, устройство содержит группу элементов ИСКЛЮЧАЮЩЕЕ 10 4ИЛИ, элемент ИЛИ-НЕ, шифратор, группуэлементов И, 1-й вход устройства соединен с первым входом 3-го элементаИСКЛЮЧАЮЩЕЕ ИЛИ группы, выход которого соединен с 1-ым входом элементаИЛИ-НЕ, выход которого соединен свходом запуска одновибратора, 1-й вы- .ход первого блока памяти соединен свторым входом 1-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с1-ым входом шифратора, 1-й выход которого (д=1,ш, где ш - количествосигналов поступающих иэ второго блокапамяти) соединен с первым входом д-гоэлемента И группы, х-й выход второгоблока памяти соединен с вторым входом-го элементы И группы, выход которого соединен с д-ым выходом устройства.