Устройство для синхронизации вычислительной системы

(191 О) 8921 1/04 ОПИС ИЕ ИЗОБ ТЕНИ АВТОРСКО СВИДЕТЕЛЬСТВ(56) 1, Авторское св458825, кл, (з 062. Авторское свид997546, кл. б 06 Р Ю 3 еев, Н. Т С. Фильки ласт детельство ССС15/16, 1975,тельство СССР1/04, 1981 (прототип) . ГОСУДАРСТВЕННЫЙ НОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЦТ(54) (57) УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ ВЫЧИСЛИТЕЛЬНОЙ СЛ:ТЕМЫ, содержащее задающий генератор, блок выра ботки скнхросигналов, который содержит счетчик, регистр, два элемента И, два триггера, узел сравнения, узел управления, де,шифратор, две группы элементов И, причем синхровход узла управления соединен со счетным входом счетчика, выходы которого соединены с первой группой входов узла сравнения, с входами дешифратора, выходы которого соединены соответственно с первыми входами элементов И первой группы, выходы элементов И с первого по (ив )-,й (где и - число выходов устройства) первой группы являются выходами с первого по (и -) -й устройства, группа прямых выходов регистра соединена соответственно с второй группой входов узла сравнения, пряИой вьщод первого триггера соединен с пер- выМ входом первого элемента И, причем узел управления содержит первый элемент И, отличающееся тем, что, с целью увеличения точности синхронизации, в блок выработки синхросигналов введены два элемента ИЛИ, аркчем выход задающего генератора соединен со счетным входом счетчика, установочный вход счетчика соединен с выходом перво го элемента ИЛИ, первый вход которого сое дннен с и-ым выходом дешифратора, с первым входом. второго элемента И, выход которого соединен с единичным входом первого триггера, нулевой вход которого соединен .с вторым входом первого элемента ИЛИ,первым рходом второго элемента ИЛИ, установочным входом регистра и выходом пер вого .лемента И, второй вход которого соег динен с выходом узла сравнения, группа инверсных выходов регистра соединена с группой информационных входов узла управления, выход которого соединен с единичным входом второго триггера, нулевой вход которого соединен с прямым выходом, первого триггера, инверсный выход которого соединен с вторыми входами элементов И с первого по (п - 1)-й первой группы элементов И, выход первого элемента И первой группы соединен с управляющим входом узла управления, выход п-го элемента И первой группы соединен с вторым входом второго элемента ИЛИ, выход которого является п-м выходом устройства, стробнрующий, вход которого соединен с первыми входами; Я элементов И второй группы, вторыевходы которых соединены соответственно с выходами счетчика, выходы элементов И второй группы соединены с единичными входами ре- С гистра, инверсный выход второго триггера соединен с вторым входом п-го элемента И , ";,-й. первой группы, прямой выход второго триггера соединен с вторым входом второго эле- фф мента И, причем в узел управления введены (,", сумматор, два регистра, группа элементоврв) ИЛИ, элемент ИЛИ, счетчик, дешифратор, р второй, третий, четвертый и чятый элементы И, три триггера, причем группа информационных входов узла управления соединена Я ,с первой группой информационных входов ьеа сумматора, вторая группа информационных входов которого соединена с выходами элементов ИЛИ группы, первые входы. которых соединены соответственно с выходами первого регистра, управляющий вход которого соединен с первым выходом дешифратора, первым входом первого элемента И, с первым входом элемента ИЛИ, второй вход которого соединен с вторым выходом дешифратора, с управляющим входом второго ре-, гистра и первым входом второго элемента И, выход которого соединен с единичным входом первого триггера, третий выход деш306892 дтора соединен с первым входом третьего элемента И, второй и третий входы которого соединены соответственно с прямыми выходами первого и второго триггеров, нуле вые входы которых соединены с четвертьм выходом дешифратора и первым входом чет вертого элемента И выход которого соединен с нулевым входом третьего триггера, инверсныи выход которого соединен с . установочным входом . счетчика, группа выходов которого соединена соответственно с входами дешифратора, счет ный вход счетчика соединен с выходом пято о;элемента И, первый вход которого сое )синен с прямым выходом третьего триггера,1Изобретение относится к вычислительной технике и может бытьиспользовано при построении вычислительных систем на базе нескольких однотипных цифровых вычислительных машин.Известно устройство для синхронизации вычислительной системы, содержащее генератор тактовых импуЛьсов, распределитель тактовых импульсов по числу процессоров в системе, блоки управления и первые элементы И по числу управляемых процессоров в системе, причем выход генератора гактовых импульсов соединен с входом распределителя импульсов управляющего про.цессора и с первыми входами первых элементов И, выходы которых соединены с входами распределителей импульсов управляемых процессоров, группы входов блоков управления соединены с группой выходов соответствующего. распределителя импульсов, первые входы распределителей импульсов управляемых процессоров соединены с выхо.дами соответствующего элемента ИНедостатком устройства является большой объем оборудования, а также низкая :надежность, обусловленная наличием гоаок в логических цепях, которые приводят "к уменьшению длительности отдельных тактовых. импульсов и к появлению ложных импульсов.Наиболее близким по технической сущности к предлагаемому является устройство для синхронизации вычислительной системы, содержащее задающий генератор, две группы элементов задержки, блок переключателей, блок выработки сигналов начальной установки, блок формирования сигналов управления режимами, блок управления, труппу блоков выработки синхросигналов, каждый из которых содержит счетчик, эле мент НЕ, два регистра сдвига, шесть триг геров, селектор, узел деюфрации и сравне единичный вход которого является управляо щим входом узла управления, синхровход которого соединен с вторым входом пятого элемента И и вторым входом четвертого элемента И, прямой и инверсный выходы зна. кового разряда сумматора соединены с вторыми входами соответственно первого и вто. рого элементов И, выход элемента ИЛИ соединен с входом переноса младшего раз; ряда сумматора, выходы второго регистра соединены, соответственно с вторыми входами элементов ИЛИ группы, выход третьего элемента И является, выходом узла управления; выход первого элемента И соединен с единичным входом второго триггера. ния логического состояния, узел управления, дешифратор, две группы элементов И, два элемента И, причем группа выходов задающего генератора соединена с входами с Первого по п-й (где и - число каналов) элементов задержки первой группы, входы с (и +) -го по 2 и-й элементов задержки пер- вой группы соединены соответственно с выхо.дами блока выработки сигйалов начальной установки, вход которого соединен с дополнительным выходом задающего генератора, группа выходов блока переключателей соединена соответственно с входами блока формирования сигналов управления режимами, выходы элементов задержки с первого по 1 п-й соединены соответственно ь каждом бло.ке выработки синхросигналов с синхровходом счетчика, с синхровходом первого регистра сдвига, с синхровходом второго регистра сдвига, с синхровходом первого триггера)с синхровходом второго триггера, с синхроходом узла управления, с первыми входа- . ии элементов И первой группы, с первыми входами элементов И второй группы каждого .блока выработки синхросигналов, вход элемента НЕ каждого блока выработкй :инхросигналов соединен с выходом соот детствующего элемента задержки с (и+ )- и по 2 п-й первой группы, выход элемента ЯЕ соединен свходом сброса счетчика каждого блока выработки. синхросигналов и в каждом блоке выработки синхрвсигналов ЗО выХоды счетчика соединены соответственно/с входами дешифратора, с входами селектора и с первой группой входов узла дешифрации и сравнения логического состояния, вторые выходы которых с, динейы соответсМ Ъенно с выходами первого регистра сдвига, 3 "информационный вход которого соединен синверсным выходом второго разряда счетика, управляющий вход первого регистра сдвига соединен с выходом узла управления(О 6 Я 92(3 4ц с Ьторыми входами элементов И второй соответственно с первыми входами элеменгруппы, первый выход дешифратора соеди- тов И первой группы, выходы элементов И нен с вторым входом первого элемента И с первого по (и 1) -й (где и - - число выхо.первой группы и с третьим входом первого дов устройства) первой группы являются элемента И второй группы, второй выход выходами с первого по (ив .й устройства 1 дешифратора соединен с вторым входом вто группа прямых выходов регистра соединена рого элемента И первой гругшы и с третьим соответственно с второй группой входбО входом второго элемента И второй группы, узла сравнения, прямой выход первого триг третий выход дешифратора соединен с вто- гера соединен с первым входом первого элерым входом третьего элемента И первой мента И, причем узел управления содержит группы и с третьим входом третьего элемен- ( первый элемент И, в блок выработки синхта И второй группы, четвертый выход де, росигналов введеныдва элемента ИЛИ,при-, шифратора соединен с вторым входом чет- чем выход задающего генератора соединен.вертого элемента И первой группы и с тре- со счетным входом счетчика, установочный :тьим входом четвертого элемента И второй вход счетчика соединен с выходом первого группы, с управляющими входами пер- элемента ИЛИ, первый вход которого соевого и второго триггеров и с управляю 15 динен с п-м выходом дешифратора, с первым.щим входом второго регистра сдвига," входом второго элемента И, выход которого, прямой и инверсный выходы селектора соесоединен с единичным входом первого триг, .динены соответственно с вторыми входамкгера, нулевой вход которого соединен с вто-.пятого и шестого элементов И первой группы рым входом первого элемента ИЛИ, с пер- выход узла дешифрации и сравнения логи- вым входом второго элемента ИЛИ, с устано ческого состояния соединен с первым инфор. вочным входом регистра и с выходом первого; мационным входом узла управления, вто-элемента И, второй вход которого соедирой информационный вход которого соеди- нен с ,ыходом узла сравнения, группа иннен с выходом первого триггера, выход вто- версных выходов регистра соединена с груп- рого триггера соединен с третьим информа. пой информационных входов узла управлеционным входом узла управления, четвер ния, выход которого соединен с единичным тый информационный вход которого соеди- входом второго триггера, нулевой вход котонен с прямым выходом первого разряда вто- рого соединен с прямым выходом первого рого регистра сдвига, инверсный выход вто- трипера, инверсный выход которого соедирого разряда втОрого регистра сдвига сое- нен с вторыми входами элементов И с пердинен с пятым информационным входом узла вого по (и -) -й первой группы элементов И, ,управления, выходы блока формирования 30 выход первого элемента И первой группы сигналов управления режимами соединен соединен с управляющим входом узла уп.соответственно с информационными входами равления, выход п-го элемента И первой первого триггера, второго триггера, второго группы соединен с в,орым входом второго регистра. сдвига блоков выработки синхро- элемента ИЛИ; выход которого является и-м 1 Сигналов управления режимами соединены.выходом устройства, стробирующий вход.второй групп блоков выработки синхросиг- Э 5 которого соединен с первыми входамн налов соединены соответственно с входами;, элементов И второй группы, вторые входы элементов задержки второй группы, выходы которых соединены соответственно с выхокоторых являются выходами устройства (2. дами счетчика, выходы элементов И второйВ известном устройстве синхронизируют;. группы соединены с единичйыми входами реся только тактовые импульсы ЦВИ вычисли-. Ао гистра, инверсный выход второго триггера тельной системы. соединен с вторым входом и-го элемента ИДля повышения точности выполнения уп- первой группы, прямой выход второго тригравляемых задач необходимо все ЦВМ вы- гера соединен с вторым входом второго элечислительной системы синхронизировать с мента И, причем в узел управления введены сигналами точного времени общей системысумматор, два регистра, группа элементов отсчета. 45 ИЛИ, элемент ИЛИ, счетчик, дешифратор,Цель изобретения - увеличение точнос- второй, третий, четвертый и пятый элементи синхронизации вычислительной системы. гы И, три триггера, причем группа инфорПоставленная цель достигаетсятем, что мационных входов узла управления соедн.в устройстве для синхронизации вычисли: ", иена с первой группой информационныхтельной системы, содержащем задающий: входов сумматора, вторая группа информагенератор, блок выработки синхросигнаЛов,т ционных входов которого соединена с вы, который содержит счетчик, регистр, два ходами элементов ИЛИ группы, первые вхо;элемента И, два триггера, узел сравнения; ды которых соединены соответственно с вы; :узел управления, дешифратор, две группы. ходами первого регистра, управляющий ;элементов И, причем синхровход узла управ- вход которого соединен с.первым выходом ления. соединен со счетным входом счетчи дешифратора, с первым входом первого элека, выходы которого соединены с первой мента И, с первым входом элемента ИЛИ, группой входов узла сравнения, с входами. второй вход которого. соединен с вторым выуешифратора, выходы которого соединены ходом дешифратора; с управляющим вхо8921 Устройетво синхронизирует каждуюЦВМ вычислительной системы с сигналамиточного времени, поступающими по стробирующему входу 3 с точностью и+ М, т.е,в узле 15 управления производится дойуско-,вый контроль величины несинхронности.В регистре 28 хранится значение Ь 1, а,в регистре 29 - значение (ив Ь).Устройство работает следующим образом.1 О Задающим генератором 1 формируетсясерия тактовых. импульсов; которая поступает на счетный вход счетчика 16. По состояниям счетчика 16 на выходе дешифратора 17 формируются выходные сигналы. Выходные сигналы через группу б элементовИ 5 и элемент ИЛИ 23 поступают на группу 4 выходов устройства, По появлению пос;леднего сигнала на выходе дешифратора 7и прохождению его через элемент ИЛИ 8производится установка в ноль счетчика 1 б,о.т.е. переход на следующий цикл выработкисигналов,При. допустимом расхождении пос: леднего сигнала на выходе дешифратора 17 споявлением сигнала точного времени по стро 1бирующему входу 3 цикл выработки сигна 25 лов является постоянным. При недопустимом расхождении вышеуказанных сигналовцикл выработки сигналов (цикл подсинхронизацни) удлиняется на величину несинхронности данных сигналов. При этом последнийуправляющий сигнал цикла переносится наЗО конец цикла подсинхронизацни, т.е. количество управляющих сигналов в цикле остается неизменным. Величина несинхронности хранится в регистре 9 до моментапоявления сигнала точного времени постробирующему входу 3. В узле 10 сравниваются значения регистра 9 и счетчика 16.На выходе элемента И 14 вырабатываетсясигнал начала режима подсинхронизации,При этом триггер 12 устанавливается вединичное состояние, инверсный выход ко 40 торого в режиме подсинхронизации запрещает выработку управляющих сигналов, Навыходе элемента И 13 формируется сигналокончания режима подсинхронизацин (цикла подсинхронизации), При этом вырабатывается последний сигнал цикла.45 Допусковый контроль величины несинхронности в узле 5 управления произво.дится следующим образом.,В начале цикла выработки управляющихсигналов (1, 2 Й ) сигнал с выхода первого элемента И 5 группы 6 элементов И,: поступает на установочный вход триггера 34,.После переключения триггера 34 тактовыеимпульсы с выхода задающего генератора1 через элемент И 38 поступают на счетныйвход счетчика 24. По состояниям счетчика 1065юм второго регистра н с первым входомвторого элемента И, выход которого соединен с единичным входом первого триггера,третий выход дешифратора соединен с первым входом третьего элемента И, второй итретий входы которого соединены соответст-венно с прямыми выходами первого и второгр триггеров, нулевые входы которыхсоединены с четвертым выходом дешифратора и с первым входом четвертого элемента И,выход которого соединен с нулевым входомтретьего триггера, инверсный выход которого соединен с установочным входом счетчика, группа выходов которого соединена соответственно с входами дешифратора, счетный вход счетчика соединен с выходом пятого элемента И, первый вход которого соединен с прямым выходом третьего, триггера,единичный вход которого является управляющим входом узла управления, синхровходкоторого соединен с вторым входом пятогоэлемента И и с вторым. входом четвертогоэлемента И, прямой и инверсный выходызнакового разряда сумматора соединены свторыми входами соответственно первого ивторого элементов И, выход элемента ИЛИсоединен с входом переноса младшего. разряда сумматора, выходы второго регистрасоединены соответственно с вторыми входами элементов ИЛИ группы, выход третьего.элемента И является выходом узла управ.ления, выход первого элемента И соединенс единичным входом второго триггера.Это обеспечивает синхронизацию вычиспительной системы с сигналами точного времени общей системы отсчета.При этом производится надежная синхронизация вычислительной системы при разовом появлении сигнала точного временипутем запоминания величины несинхронности на специальном регистре до моментасанкционированной синхронизации,На фиг. 1 приведена схема предлагаемого устройства; на фиг. 2 - схема узлауправления; на фиг. 3 - временная диаграм;ма работы устройства.Устройство содержит задающий генера-тор 1, блок 2 выработки синхросигналов,,ший вход 21 узла 15 управления, выход 22.узла 15 управления и элемент ИЛИ 23.Узел5 управления содержит счетчик 24,дешифратор 25, сумматор 26, триггер 27,регистры 28 и 29, элемент ИЛИ 30, элемены И 31 - 33, триггеры 34 и 35, элементыЛИ 36 группы 37 и элементы И 38 и 39. 5 24 на выходе дешнфратора 25 формируютсячетырепоследовательных сигнала, которыеуправляют работой узла 15 управления. При ,наличии сигнала на четвертом выходе де1068921 10 7шифратора 25 и поступлении пятого такто. рого импульса с выхода задаюгцего генератора 1 на выход элемента И 31 сигнал с выхода элемента И 3 поступает на нулевой вход триггера 34. После переключения триггера 34 сигнал с,его инверсного выхода поступает на нулевой вход счетчика 24, Счетчик 24 находится в нуле до появления первого сигнала на единичном входе триггера 34 в следующем цикле выработки сигналов.Рассмотрим работу узла 15 уйравления при попадании величины несинхронности в интервал синхронизации. Полный цикл ра- боты узла 15 управления происходит за четыре такта На,первом такте на первом выходе дешифратора 25 появляется управляющий сигнал, по которому величина А 1 нз регистра28 в прямом коде через группу элементовИЛИ Зб подается на входы сумматора 26.При этом на другие входы сумматора 26подается величина несинхронности иэ ,ре.гистра 9 в инверсном коде, а на вход переноса младшего разряда сумматора 26 через элемент ИЛИ 30 - единица, т, е. насумматоре .26 производится вычитание вдополнительном коде. Результат вычитанияполучается отрицательным, Сигнал с единичного выхода знакового разряда сумматора 26 через элемент И 32 заносится втриггер 35.На втором такте на втором выходе дешифратора 25 появляется управляющий сигнал, по которому величина из регистра 29в прямом коде через группу 37 элементовИЛИ 36 подается на входы сумматора 26и производится вычитание в дополнительном коде, Результат вычитания получаетсяположительным. Сигнал из нулевого выходазнакового разряда сумматора 26 через элемент ИЛИ ЗЗ заносится в триггер 27,На третьем такте на третьем выходе дешифратора 25 появляется управляющий сигнал, по которому с учетом сигналов наединичных выходах триггеров 27 и 35 навыходе элемента И 39 вырабатывается сигнал требования подсинхронизации.На четвертом такте на четвертом выходе дешифратора 25 появляется управляющий сигнал, по которому производится установка в ноль триггеров 27 и 35.Рассмотрим работу устройства на временной диаграмме (фиг. 3),В момент времени 1 во время появления сигнала точного времени по стробирующему входу 3 состояние .счетчика 16 (величина несинхронности) через группу 8 элементов Ипереписывается на регистр 9.Затем величина несинхронности из регистра поступает на первые входы сумматора26, на вторые входы которого поступают предельные величины несинхронности из ре.сгистров 28 и 29. В узле 15 управления про-. 8изводится допусковый контроль величины несинхронности и при попадании данной величины в интервал синхронизации на вы- ходе, узла 5 управления вырабатывается сигнал требования подсинхронизэции.В момент времени 1 (начало режимЭ подсинхронизации) сигнал из элемента И 39 поступает на единичный вход триг-ера 11. В момент времени 1 э (конец режима, подсинхронизации) на последнем выходе дешифратора 17 формируется сигнал, который через элемент И 14 поступает иаединичный вход триггера 12 и через эле.мент ИЛИ 18 - на нулевой вход счетчика 16Прохождение данного сигнала через по-следний элемент И 5 и ИЛИ 23 на последний выход устройства запрещается на эле 1.менте И 5 отсутствием сигнала на инверсном выходе триггера 11. Сигнал с прямогОвыхода триггера 12 поступает на нулевойвход трипера 11 и на вход элемента И 13;В интервале времени Йэ - 1 выходные сиг.налы из дешифратора 17 запрещаются наэлементах И 5 отсутствием сигнала на инверсном выходе триггера 12,25 В момент времени т 1, в момент сравнения величины несинхронности на регистре9 и состояния счетчика 16, на выходе уэ.ла 10 сравнения вырабатывается сигнал 1который через элементы И 13 и ИЛИ 23поступает на последний выход устройства(синхронно с появлением сигнала точного.времени по стробирующему входу 3), Сигнал с элемента И 13, кроме того, поступаетна нулевые входы триггера 12, регистра 9,а также через элемент ИЛИ 18 - на нулевой вход счетчика 16 и переходит наследующий цикл выработки сигналов пос-,ле его установки в ноль.На фиг. 2 представлена аппаратурная. реализация узла 15 управления, выполняющая задачу допускового контроля величиныаО несинхронности. Практически целесообразноданную задачу выполнять по программе изЦВМ, име 1 ощуюся в вычислительной системе,Рассогласование последнего сигнала устройства и сигнала точного времени, посту-4 пающего по стробирующему входу 3, вызванное нестабильностью генераторов тактовых импульсов, устраняется автоматически без участия оператора. Использование предлага мого устройства для синхронизации вычислительной системы обеспечивает по сравнению с извест-.ными увеличение точности синхронизации и повышенйе. ее надежности.Предлагаемое . устройство .увеличивает 55 точность синхронизации вычислительных106892.9,СИГйаЛами тб 4 його времейи ооц 1 ей системы в отсчета. н Ю Эффект от исполЬзования предложенного решения заключается в увеличении точности синхронизации вычислительной системы за счет синхронизации с сигналами точного рсменнаей системы отсчета н повыше ии надежности синхронизации вычислительной системы при разовом появлении сиг нала точного времени путем запоминания величины несинхронности на специальном регистре до момента санкционированной синхронизации.130нлиал ул. Составитель Н. Техред И. Верес Тир ж,700 ИИПИ Государственного к по делам изобретений и 5, Москва, Ж - ЗЬ, Рауш ППП сПатентз, г. Ужгоро