Логический элемент

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК А 1 9) 03 К 19 086 ДАРСТВЕННЫЙ КОМИТЕТ СССРЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ ИЗОБРЕТЕ ОПИ К АВТОРСКОМУ( СВИДЕТЕЛЬСТВ(57) Изобретение относитсяной технике и может быть и но в логических устройствах различного назначения, содержащих элементы ЭСЛ-типа. Цель изобретения - увеличение надежности в работе логического элемента путем уменьшения.амплитуды импульсов помехи на выходе. Устройство содержит транзисторы 1, 2, 6, 7, 8 и 9 и резисторы 4 и 5. Для достижения поставленной цели в устройстве изменены внутренние связи. 1 ил.Изобретение относится к импульс ной технике и предназначено для использования в логических устройствах различного назначения, содержащих элементы ЗСЛ-типа, 5Цель изобретения - увеличение надежности в работе логического элемента путем уменьшения амплитуды импульсов помехи на выходе.На чертеже изображена электричес кая схема логического элемента.Логический элемент содержит первый 1 и второй 2 транзисторы, эмиттеры которых подключены к первому выводу источника 3 тока, первый 4 и второй 5 резисторы, первые выводы которых подключены к коллекторам третьего 6 и четвертого 7 транзисторов соответственно, пятый 8 и шестой 9 транзисторы, базы которых подключены к 20 первому входу 10, Коллектор пятого транзистора 8 и вторые выводы резисторов 4 и 5 соединены с общей шиной, эмиттер пятого транзистора 8 подключен к базе второго транзистора 2, эмиттеры третьего 6, четвертого 7 и шестого 9 транзисторовподключены к коллектору первого транзистора 1, коллекторы второго 2 и шестого 9 транзисторов подключены к первому выводу второго резистора 5., который является выходом 11 Функции ЗАПРЕТ А по В (АВ). База третьего транзистора 6 подключена к второму входу 12, а его коллектор является выходом 13 35 Функции ИИПЛИКАЦИЯ от А к В, которой соответствует логическая сумма А + В, базы четвертого 7 и первого 1 транзисторов подключены соответственно к первой 14 и второй 15 шинам опорного напряжения, второй вывод источника 3 тока соединен с шиной 16 питания. Уровень на первой шине 14 опорно го напряжения занимает среднее положение между высоким и низким логическими .уровнями входных напряжений, а уровень на второй шине 15 опорного напряжения смещен по отношению к уровню первой шины 14 опорного напряжения вниз на величину падения напряжения база - эмиттер пятого транзистора 8,.Транзисторы 1 и 2 составляют переключатель тока первой ступени, а тран 5 зистор 8 выполняет Функции эмиттерного повторителя, который предназначен для Смещения уровней напряжений на входе 10 для управления переключателем тока первой ступени, Если на вход 10 подан высокий логический уровень, ток источника 3 тока протекает через транзистор 2 и создает на резисторе 5 падение напряжения, ток в резисторе 4 отсутствует. При этом независимо от уровня, поступающего на вход 12, на выходе 11 сформирован высокий, а на выходе 13 - низкий логические уровни. Если на вход 10 подан низкий логический уровень, ток источника 3 тока протекает через транзистор 1 в узел эмиттеров транзисторов 6, 7 и 9, которые составляют переключатель тока второй ступени, при этом логические уровни на выходах элемента определяются уровнем напряжения на входе 12. Если на входе 12высокий логический уровень, коллекторный ток транзистора 1 протекает через транзистор 6 и на выходе 11 формируется низкий логический уровень. Если на входе 12 низкий логический уровень, ток коллектора транзистора 1 протекает через транзистор 7 и резистор 5, в результате чего на выходе 11 Формируется высокий, а на выходе 13 - низкий логические уровни. Транзистор 9 в статическом режиме тока проводить не может, .так как при высоком уровне на входе 10 ток источника 3 тока минует переключатель тока второй ступени, а в случае низкого уровня на входе 10 потенциал на базе транзистора 9 всегда ниже потенциала на базе транзистора 6или транзистора 7. Транзистор 9 предназначен для уменьшения амплитуды импульсов напряжения, возникающих на выходах ло - гического элемента при одновременном изменении напряжений на обоих входах 10 и 12 с верхнего логического урогня в нижний и наоборот. Если на входах 10 и 12 логического элемента установлены одинаковые напряжения высокого логического уровня, на выходе 11 формируется высокий, а на выходе 13 - низкий логические уровни. Такие же уровни формируются на выходах 11 и 13 логического элемента при установке на входах 10 и 12 низкого логического уровня. В процессе изменения напряжений на входах 10 и 12 при приближении входных уровней к уровню первой шины 14 опорного напряжения базовые пстенпиалы транзисторов 1, 2 и 6, 7 и 9 переключателей1285589 Формула изобретения 25 Таким образом, предлагаемое техническое решение позволяет снизить амплитуду импульсов помех, возникающих на выходах двухступенчатого элемента ИМПЛИКАЦИЯ от А к В, ЗАПРЕТ А по В при одновременном одинаковом изменении входных логических уров 35 Составитель А. ЯновРедактор Н. Тупица Техред Л.Олейник Корректор А. Обручар Заказ 7535/57 Тираж 899 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5,Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная, 4 тока сказываются приблизительно равными и ток источника 3 тока делитсямежду транзисторами 1,и 2, а коллекторный ток транзистора 1 делится между транзисторами 6, 7 и 9. В результате на выходе 11, на котором долженсохраниться высокий логический уровень, возникает отрицательный импульснапряжения, а на выходе 13, на котором должен сохраниться низкий логический уровень, возникает положительный импульс. Причиной возникновенияэтих импульсов является разделениетока коллектора транзистора 1 междутранзисторами 6, 7 и 9, амплитуда 15импульсов пропорциональна части тока,ответвляющейся в эмиттер транзистора 6. Наличие транзистора 9 позволяет эту часть уменьшить, так как токколлектора транзистора 1 разделяется 20между транзисторами 6, 7 и 9 обратнопропорционально их эквивалентнымэмиттерным сопротивлениям. Эффективность транзистора 9 тем выше, чембольше площадь его эмиттерного р-иперехода и меньше сопротивления базовой области,ней, что повышает надежность логических элементов либо их быстродействие за счет уменьшения логическогоперепада без ухудшения помехоустойчивости,Логический элемент, содержащий шесть транзисторов, эмиттеры первого и второго транзисторов через источник тока соединены с шиной питания, эмиттеры третьего и четвертого транзисторов подключены к коллектору первого транзистора, а их коллекторы подключены соответственно через первый и второй резисторы к общей шине, база пятого транзистора соединена с первым входом, коллектор пятого транзистора соединен общей шиной, коллектор второго транзистора подключен к коллектору четвертого транзистора, база третьего транзистора соединена с вторым входом, а базы четвертого и первого транзисторов подключены соответственно к первой и второй шинам опорного напряжения, о т л и ч а ю щ и й с я тем, что, с целью увеличения надежности в работе, эмиттер шестого транзистора подключен к коллектору первого транзистора, коллектор подключен к коллектору второго транзистора, база соединена с первым входом, а эмиттер пятого транзистора соединен с базой второго транзистора.