Стабилизированный конвертор

(21) 3914171/24-07 (22) 24,06,85 (46) 30.03.87. Бюл (71) Всесоюзный эл институт им. В.И,Л (72) Л.Г,Лисицын и (53) 621,314.57(08 (56) Авторское сви 9 479101, кл. С 05Авторское свиде В 888295, кл. Н 02 12 ктротехнический нинаА,К.Ма(57) Изобретенизовательной тех преобраыть исниках е относит нике и может торичных ист Цель изобре азона и лине польз элект н ос диа апряжения на выходе жит инвертор 1 с тр силовой трансформат 7 от сквозных токо ания регулиро Конверто зисторами содер2-5,ащить схе ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ нагрузку 8, выпрямитель с фильтром9, усилитель обратной связи 10, модулятор 11, генератор пилообразного напряжения 12, задающий генератор 4,делитель частоты 13, усилитель мощности 26, Генератор пилообразногонапряжения 12 выполнен в виде источника треугольного напряжения и введен блок логики 16, выполненный насхемах И 15, 17, триггерах.18, 19схемах ИЛИ 20-23, а также введеныЮ-триггеры 24 и 25 и .схема принудительного управления на элементахИ 27, 28 и элементе ИЛИ 29, Управление обеспечивает полное регулирование;фазового угла от 0 до 180 при линейности регулировочной характеристикии наличии импульсов управления транзисторами 2-5 во всех режимах работы.Изобретение повышает надежность и ка- Счество питания при изменениях входного напряжения. 2 ил.50 55 Изобретение относится к преобразовательной технике и может быть испольэовано в различной радиоэлектроннойаппаратуре и устройствах автоматики,в частности в системах электропитания,Цель изобретения - увеличение дианазона и линейности регулирования напряжения на выходе конвертораНа фиг.1 представлена схема предлагаемого устройства; на фиг,2 - временные диаграммы.Устройство содержит управляемыйтранзисторный инвертор 1 с силовымитранзисторами 2-5, выходной силовойтрансформатор 6, схему 7 защиты отсквозных токов, нагрузку 8, выпрямитель 9 с фильтром и усилитель 10 обратной связи, подключенный к входупо постоянному току модулятора 11,к модулирующему входу которогоподключен выход источника 12 треугольного напряжения, вход которогоподключен к прямому выходу первойступени делителя 13 частоты, Входделителя 13 подключен к выходу задающего генератора 14, Прямой выходмодулятора 11 подключен к первомуводу схемы И 5 блока 16 логики,второй вход которой подключен к инверсному выходу триггера делителя 13,а инверсный выход модулятора 11 под -ключен к первому входу второй схемы И 17, второй вход которой подключен к прямому выходу триггера 13.Прямой и инверсный выходы делителя13 подключены к тактовым входам счетных триггеров 8 и 19 второй ступени делителя, причем прямой выходтриггера 18 подклю 1 чен к входу задержки (В-вход) триггера 19. Прямой и инверсный выходы триггера 19 подключены к вторым входаМ схем ИЛИ 20 и 21 блока логики, пер-. вые входы которых подключены к выходу схемы И 15, Прямой и инверсный выходы триггера 18 подключены к вто- рым входам схем ИЛИ 22 и 23, первые входы которых подключены к выходу схемы И 17. Выходы схем ИЛИ 20 и 22 подключены к 8-входам К - Я триггеров 24 и 25, выходы схем 21 и 23 подклю.чены к К-входам тех же триггеров.Выходы триггеров 24 и 25 через усилитель 26 мощности подключаются к входам силовых транзисторов 2-5, причем прямой и инверсный выходы триггера 24 подключаются непосредст 10 15 20 25 30 35 40 45 венно к входам смежной пары транзисторов 2 и 3, а прямой и инверсный выходы триггера 25 - через усилитель 26 мощности и схемы И 27 и 28 к другой смежной паре транзисторов 5 и 4, первые входы схем И 27 и 28 подсоединены через схему ИЛИ 29 к первым двум выходам усилителя мощности, дополнительный вход которого подкпючен к схеме 7 защиты от сквозных токов, вход которой в свою очередь подключен через датчики напряжения к силовым транзисторам 2-5.Устройство работает следующим образом.Задающий генератор 14 формирует последовательность импульсов, поступающих на вход делителя 13 частоты (например, счетного триггера). Сигнал с прямого выхода триггера 13 (сигнал а, фиг.2) поступает на вход источника треугольного напряжения.Треугольное напряжение (сигнал в, фиг.2) сравнивается с напряжением обратной связи (11 ) с помощью модулятора 11, на выходе которого формируется последовательность импульсов (сигнапы с и с, фиг.2) длительность которых зависит от уровня напряжения обратной связи.Прямой (сигнап а, фиг2) и инверсный сигналы с выхода делителя 13 частоты поступают на счетные входы триггеров 18 и 19 делителя частоты второй ступени, причем прямой выходной сигнал триггера 18 (сигнал прямого выхода к, фиг.2) поступает на П-вход (вход задержки триггера 19 (О - триггер), что позволяет сформировать выходной сигнал триггера 19 (сигнал прямого выхода ш, фиг.2), сдвинутыйона 90 относительно аналогичного сигнала триггера 18, Выходные сигналы модулятора 11 и триггеров 18 и 19 поступают на блок 16 логики, содержащий две схемы И (15 и 17) и четыре схемы ИЛИ (20-23). Выходные сигналы схемы И 15 (сигнал е), схемы И 17 (схемы Й), схем ИЛИ 20-23 (сигналы Ц - Б ) приведены на фиг.2,Выходные сигналы Б - 11 блока 16 логики поступают на К- и Б-входы триг. геров 24 и 25 Выходные сигналы триггеров 24 и 25 (сигналы Я , Ц с прямых выходов приведены сплошной линией на фиг.2, а Ц , Ц - штриховой линией) соответствуют выходным сигналам30 ОЮ 7 4ное состояние транзистора 3 (несмотря на то, что в интервале с - с онможет находиться уже в выключенномсостоянии) и происходит принудительная задержка на включение транзистора 2, следовательно, и выхода из режима шунтирования нагрузки (режимапаузы ).Регулировочная характеристика инвертора является зависимостью его выходного напряжения от соотношениямежду длительностью проводящего состояния (с) и паузы (сд), т.е. Леы: Е (у), где + с Т/2Длительности импульса тока нагрузкии паузы определяются системой регулирования в зависимости от цели регу -лирования (поддержание среднего зна-.чения напряжения, либо действующегои т.д.). В случае принудительной задержки выхода из режима шунтирования длительность паузы изменяетсяпроизвольно и приведенная зависимость становится нелинейной.Для исключения этого в предлагаемом устройстве применяется схемапринудительного управления (И 27,И 28, ИЛИ 29) другой смежной паройтранзисторов 5 и 4, которая Формирует сигналы Р и Р (см, Фиг,2) та 4ким образом, что они будут иметь дополнительные провалы до нуля в могменты отсутствия сигналов Р, либоРТакое управление в случае реверса нагрузки позволяет выключитьтранзистор 4 и прервать ток нагрузки через обратный диод транзистора3, что позволяет произвести своевременное включение очередного вентиля2, а следовательно, выход из режимашунтирования нагрузки.Устройство обеспечивает полное регулирование Фазового угла от 0 до180 при линейности регулировочнойхарактеристики и наличии импульсовуправления силовыми транзисторамиинвертора во всех режимах. его работы еПрименение изобретения повышаетнадежность и качество питания устройств при глубоких изменениях входного напряжения,усилителя 26 мощамисти, но без учета работы защиты от сквозных токов.Для и ключения дополнительных потерь в транзисторах инвертора вследствие протекания сквозных токов применяются схемы Фиксированной и автоматической задержки включения очередного транзистора.Выход схемы 7 защиты от сквозных токов, подключается к блокирующим 10 входам усилителя 26 мощности, а вход через датчики состояния транзисторов - к силовым транзисторам 2 - 5 инвертора 1. Схема разрешает выдачу управляющего импульса на очередной силовой тран 45 зистор инвертора только после выключения предыдущего транзистора. Таким образом, управляющие импульсы смежной пары силовых транзисторов будут смещены один относительно другого, на 20 интервал, определяемый временем выключения предыдущего транзистора. Но известные схемы не обеспечивают линей.ности регулировочной характеристики за счет несвоевременного выхода из 25 шунтирования, а в некоторых случаях могут приводить к сбою в работе инвертора.В момент с (см, фиг.2) проводят ток транзисторы 3 и 5, В момент с, 30 снимается импульс управления с транзистора 5, но на транзистор 4 импульс не подается, поскольку транзистор 5 остается во включенном состоянии за счет рассасывания носителей и 35 ток нагрузки протекает по-прежнему через транзисторы 3 и 5. В момент с после выключения тран 2зистора 5 схемой 7 дается разрешение 40 на подачу управляющего импульса на вход транзистора 4. После выключения ,транзистора 4 (при включенном транзисторе 3) нагрузка закорачивается через эти транзисторы, наступает ре жим паузы" в выходном напряжении. В момент с снимается управление с транзистора 3, включение транзистора 2 должно произойти в момент с, Если в момент с происходит реверс тока нагрузки (возможной причиной реверса может быть перезаряд конденсатора нагрузки), то ток течет через транзистор 4 (полагаем, что импульс тока транзистора 4 длительный, на фиг,2 это показано штриховой линией) и включившийся обратный диод транзистора 3. Это воспринимается схемой 7 зашиты от сквозных токов как включецформула изобретения Стабилизированный конвертор, содержащий управляемый мостовой инвертор с трансформатором на выходе иузел управления, включающий в себясоединенные последовательно задающийгенератор делитель частоты, генератор пилообразного напряжения, модулятор и усилитель мощности, а также выпрямитель, фильтр и усилитель обратной связи, о т л и ч а ю щ и й с ятем, что, с целью увеличения диапазона и линейности регулирования напря- Ожения на выходе конвертора, генераторпилообразного напряжения выполнен ввиде источника треугольного напряжения, введены блок логики на двух схемах И и четырех ИЛИ, КБ-триггеры и 15схема принудительного управления одной из смежных пар силовых транзисторов, причем вход первой ступени делителя частоты подключен к задающемугенератору, а выход - к входу источника треугольного напряжения, выходкоторого подключен к одному из входов модулятора, второй вход которогоподключен к выходу усилителя обратнойсвязи, а прямой и инверсные выходы мо 25дулятора подключены к первым входамсхем И блока логики, вторые входыкоторых подключены к прямому и инверсному выходам пер ВОЙ ступе 1 и делителя частоты, которые в свою очередь подключены к тактовым входам двух триггеров второй ступени делителя, причем прямой выход первого триггера второй ступени делителя подключен к входу задержки второго триггера, а выходы первого триггера второй ступени дели)теля частоты подключены к вторым входам первых схем ИЛИ блока логики, первые входы которых подключены к выходу второй схемы И , причем выходные сигналы второго триггера второй ступени делителя частоты подключены к вторым входам вторых схем ИЛИ блока логики, первые входы которых подключаются к выходу первой схемы И, а выходы схем ИЛИ через КБ-триггеры Подключены к входам усилителя мощности, который своими двумя выходами подключен к входам одной пары смеж) ных транзисторов инвертора непосредственно, а двумя другими - к входам другой пары смежных транзисторов через схемы И, вторые входы которых подключены через схему ИЛИ к первым двум выходам усилителя мощ - ности.сно Произ л. Проектная,афическое предприятие г, Уж твенно-пол Тираж 66 НИИПИ Государственно по делам изобретений 13035, Москва, Ж, По комитета Си открытийРаушская наб