Устройство коррекции

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНРЕСПУБЛИК 4 4 В 304 ФОПИОАНИЕ ИЗОБРЕТЕНИЯ 1) 2) ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ ВТОРСКОМУ СВИДЕТЕЛЬСТВ(4 ) 23.08.86. Вюл. У 31 (71) Всесоюзный заочный электротехнический институт связи(56) Авторское свидетельство СССР881985, кл. Н 03 Н 15/02, 1981.Рабинер Л., Гоулд Б, Теория и применение цифровой обработки сигна лов, М.: 1 флр, 1978, с.598-600. (54) УСТРОЙСТВО КОРРЕКЦИИ (57) Изобретение относится к электросвязи и предназначено для улучше ния качества воспроизведения сигналов в системах связи с линейной иадаптивной дельта-модуляцией. Цельизобретения - повышение точностикоррекции. Устройство содержит дискретный вход 1, аналоговый вход 2,регистр 3 сдвига (РС), АЦП 4, сумматоры 5 (С) по модулю два, блок 6синхронизации, блок 7 памяти (БП),РС 8 и 9, перемножители 10, С 11,регистр 12 хранения. Импульсный сигнал из линии связи на приемной стороне дельта-модуляц.системы поступает с входа 1 на вход РС 8, предназначенный для хранения последних Иэлементов входной двоичной последовательности. С 5 формируют из И-эле125294 ментной комбинации дельта-последовательности адреса набора весовыхкоэф., хранящегося в БП 7 и соответствующего типу искажений аппроксимирующего сигнала. БП 7 хранят числа, представляющие собой двоично-закодированные значения весовых коэф. и образующих Б-элементную импульсную х-ку, соответствующую определенномутипу искажений. РС 9 предназначендля хранения в пределах одного такта работы значений выбранных весовыхкоэф. и сдвига этих значений для ихпоследовательного перемножения с отсчетами аппроксимирующего сигнала,которые хранятся в РС 3. 1 ил.5 10 Изобретение относится к электросвязи и предназначено для улучшения качества воспроизведения сигналов в системах связи с линейной и адаптивной дельта-модуляцией.Цель изобретения - повышение точности коррекции.На чертеже представлена структурная электрическая схема устройства коррекции.Устройство содержит дискретный вход 1, аналоговый вход 2, первый регистр 3 сдвига, аналого-цифровой преобразователь 4, сумматоры 5 по модулю два, блок 6 синхронизации, блоки 7 памяти, второй 8 и третий 9 регистры сдвига, перемножитель 10, сумматор 11 и регистр 12 хранения.Устройство коррекции работает следующим образом.Импульсный сигнал из линии связи на приемной стороне дельта-модуляционной системы поступает с дискретного входа 1 на вход второго регистра 8 сдвига. Каждый цикл работы устройства коррекции начинается с приходом на дискретный вход 1 очередного элемента импульсной последовательности,Второй регистр 8 сдвига предназначен для хранения последний И элементов входной двоичной последовательности. Сумматоры 5 по модулю два предназначены для формирования из К-элементной комбинации дельта-последовательности адреса набора весовых коэффициентов, хранящегося в блоках 7 памяти и соответствующего типу искажений аппроксимирующего сигнала.Блоки 7 памяти необходимы для хранения чисел, представляющих собой двоично закодированные значения весовых коэффициентов и образующих Х-эле-,ментную импульсную характеристику,соответствующую определенному типуискажений,Третий регистр 9 сдвига предназначен для хранения в пределах одноготакта работы значений выбранных весовых коэффициентов и сдвига этих значений для их последовательного перемножения с отсчетами аппроксимирующего сигнала, которые хранятся в первом регистре 3 сдвига,Каждый элемент входной импульснойпоследовательности с помощью сигналазаписи запоминается во втором регистре 8 сдвига, все предыдущие элементыв котором в этот момент сдвигаются.Таким образом, содержимое второго регистра 8 сдвига обновляется на одинэлемент за каждый такт работы декодера. Тип искажений аппроксимирующегосигнала отражается в структуре конечных Н-элементных комбинаций дельтапоследовательности. Количество возможных вариантов искажений определяется разрядностью И второго регистра 8сдвига и равно 2 . Однако за счетМтого, что инверсные комбинации свидетельствуют об одном и том же характере искажений возрастающей и убывающей волны, которому соответствует одна импульсная характеристика, становится возможным .уменьшить максимальный адрес блоков памяти вдвое, Сумматоры 5 по модулю 2 не изменяют значения адреса при нулевом значении наИ-м выходе второго регистра 8 сдвига(старший разряд) и инвертируют двоичный код адреса, когда на его Н-м выходе оказывается единица, указывающаяна то, что значение адреса превышаетскисло 2 - 1. С приходом на адресные125 94 этом выход первого регистра сдвига и з обре теиия Формула 40 Составитель Ш, Эвьян Редактор А.КОзориз Техред Л.Сердюкова Корректор А.ЗимокосовЗаказ 4631/57 Тираж 624 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Чосква, Ж, Раушская наб., д, 4/5Произволственно-полиграфическое предприятие, г.Ужгород, ул,Проектная, 4 звходы блоков 7 памяти очередного значения адреса на их информационных выходах появляются отсчеты импульсной характеристики, выбранной для обработки аппроксимирующего сигнала, В процедуре коррекции могут принимать участие не все И отсчетов аппроксимирующего сигнала, хранящиеся в первом регистре сдвига. Поэтому число вторых блоков памяти может быть меньше или равно М. Соответственно этому числу количество эле,ментов задержки первого регистра сдвига 3 тоже будет меньше или равно В, При выявлении определенной вход ной импульсной комбииации в третий регистр 9 сдвига будут записаны соответствующие двоичные коды весовых коэффициентов. Эти коды последовательно с помощью сдвигающих импуль сов перемножаются с двоичными кодами соответствующих отсчетов аппроксимирующего сигнала и результаты поступают на последовательно соединенные сумматор 11 и регистр 12 хранения, 25 где происходит накопление произведений. После окончания процедуры накопления результат, представляющий со- бой откорректированное значение одного отсчета аппроксимирующего сиг нала, может быть считая в цифроаналоговый преобразователь (не показан) или в цифровом виде поступать на вы-, ход устройства коррекции. Устройство коррекции, содержащее последовательно соединенные первый регистр сдвига, перемножитель, сумматор и регистр хранения, выход которого является выходом устройства коррекци;, и блок синхронизации, нри СОЕДИНЕН СО СВОИМ ПЕРВЫМ ВХОДОМ, ВЫход регистра хранения соединен с втбРым входом сумматора, о т л и ч а ющ е е с я тем. что, с целью повышения точности коррекции, введенывторой регистр сдвига, первый входкоторого является дискретным входомустройства коррекции, (М - 1) сумматоров по модулю два, М блоков. памяти,третий регистр сдвига и аналого-цифровой преобразователь, первый входкоторого является аналоговым входомустройства коррекции, при этом каждый из (И - 1) выходов второго регистра сдвига соединен с первым входом соответствующего сумматора помодулю два, объединенные вторые вхо-,ды которых соединены с М-м выходомвторого регистра сдвига, а выходысоединены с объединенными соответствующими входами блоков памяти, выходы каждого из которых соедйненыс соответствующими входами третьегорегистра сдига, выход которого соединен с вторым входом перемножителя,выход аналого-цифрового преобразователя соединен с вторым входом первогорегистра сдвига, первый тактовый входкоторого соединен с первым тактовымвходом третьего регистра сдвига и спервьпк выходом блока синхронизации,второй выход которого соединен с объединенными тактовыми входами второгорегистра сдвига, аналого-цифровогопреобразователя и с первым тактовымвходом регистра хранения, второй тактовый вход которого соединен с третьим выходом блока синхронизации,четвертый выход которого соединен собъединенными вторыми входами первогои третьего регистров сдвига.